

Single-Stage PFC LLC 컨버터 설계

STMicroelectronics L6790A

설계 예제

90 ~ 264 Vac, 47 ~ 63 Hz
25 V / 26.3 A = 657.5 W

읽기 전에

L6790A 의 동작은 2026년 4월 30일자 **DRAFT** 데이터시트를 근거로 적었다. 그 초안에는 TBD 항목이 있고, 스스로 앞뒤가 안 맞는 대목도 하나 있다. 여기서 가져온 컨트롤러 상수는 양산에 들어가기 전에 정식 데이터시트로 다시 확인할 것.

본문의 설계 예제는 아직 만들어 보지 않았다. 실측이라고 적은 값만 실측이고 나머지는 계산값이다.

그림은 전부 이 문서를 위해 그린 것이다. 발표된 Application Note 의 논지를 따른 그림은 캡션에 그렇게 적었다.

개정 이력

버전	날짜	내용
V1.0	2026년 9월	한국어 초판. 설계 예제 25 V / 26.3 A, 657.5 W, 권선비 15 : 2.
V1.2	2026년 9월	명칭을 single-stage PFC LLC 로 통일. 판정 여유의 정의 신설. 계산값을 설계 절차에서 설계 예제로 옮기고, 값마다 어느 식에서 나왔는지와 넣은 숫자를 함께 적었다. 영문판과 판 번호를 맞췄다.
V1.3	2026년 9월	설계 예제를 트랜스포머 한 개(ETD 49/25/16DG)로 하고 권선과 핀 배정을 그렸다. 보상망 장을 루프 수식, TL431 회로의 OPAMP 등가, 루프 설계 예제와 함께 다시 썼다. 전문을 다시 읽고 영문판과 같은 내용으로 맞췄다.

표기

- f_l 이라고 쓴 것만 라인 주파수이고, 나머지 주파수는 전부 스위칭 주파수다.
- n — 등가모델 권선비. 게인 식에 들어가는 값이며 감는 턴수의 비가 아니다.
- n_T — 실제로 감는 턴수의 비. $n_T = n\sqrt{(1+\lambda)}$.
- $\lambda = L_r/L_m$ — 누설 대 자화. 탱크가 낼 수 있는 게인 범위를 정한다.
- $f_n = f_{sw}/f_r$ — 정규화 주파수.
- M — 탱크 전압 게인, $Q = Z_0/R_{ac}$ — 부하가 탱크를 얼마나 무겁게 하는가.
- 등가 입력 — topology morphing 이후 공진 탱크가 실제로 보는 전압. 상용전원 전압이 아니다.
- θ — 라인 위상. 0 과 π 가 영교차, $\pi/2$ 가 라인 피크다.

목차

1 들어가며	7
2 이 컨버터를 이루는 두 컨버터	7
2.1 LLC 컨버터란 무엇인가	7
2.2 왜 더 간단한 것 대신 LLC 인가	8
2.3 공진으로 무엇을 얻나	8
2.4 회로가 어떻게 $M(f_n, Q)$ 가 되는가	9
2.5 두 개의 공진	11
2.6 계인 곡선과 세 영역	17
2.7 capacitive 와 inductive, 그리고 왜 그 말을 쓰는가	18
2.8 다이오드가 한쪽에서만 역회복해야 하는 이유	20
2.9 두 경계는 같은 경계가 아니다	21
2.10 ZVS 와 ZCS 는 다른 것이다	22
2.11 ZVS 가 실제로 일어나게 데드타임을 잡는 법	23
2.12 플라이백이 아니다, 그래서 코어가 달라진다	24
2.13 일반적인 LLC 설계 순서	26
2.14 역률 보정이란 무엇인가	27
2.15 역률과 distortion 은 같은 것이 아니다	28
2.16 보정기는 이걸 어떻게 고치나	29
2.17 왜 보통 두 단인가	30
3 왜 single-stage 인가, 그 대가는 무엇인가	30
3.1 역률 1 이 고르게 보내 주지 못하는 에너지	30
3.2 버퍼를 400 V 에서 출력으로 옮기면	31
3.3 부하가 견뎌야 하는 것	32
4 동작 원리	32
4.1 계인은 제어 변수가 아니라 경계조건이다	32
4.2 상쇄되는 두 발산	32
4.3 주파수 변조가 곧 역률 보정이다	33
4.4 FB 핀은 전력 지령이다	33
4.5 이 컨버터는 공진의 어느 쪽에서 도는가	34

4.6 왜 λ 가 0.5 쯤이어야 하나	34
4.7 $f_{sw,max}$ 는 탱크를 검사하는 것이 아니라 계산한다	34
4.8 λ 의 반대쪽 한계, 그리고 해가 없는 경우	35
5 Topology morphing	35
5.1 풀브리지	36
5.2 하프브리지	36
5.3 컨트롤러는 이걸 어떻게 하나	37
5.4 히스테리시스 밴드, 그리고 진짜 범위	38
6 설계 절차	38
6.1 설계 사양	39
6.2 등가 입력 범위	39
6.3 권선비와 반사 전압	40
6.4 공진 탱크	40
6.5 ZVS 검증	41
6.6 컨버터는 공진의 어느 쪽에서 도는가	41
6.7 라인 사이클에 걸친 전류	41
6.8 트랜스포머	41
6.9 두 개의 비, 두 개의 인덕턴스	42
6.10 트랜스포머 사양서에 무엇을 적어야 하나	43
6.11 자속은 1차가 아니라 2차가 정한다	44
6.12 코어 고르기 — 두 면적, 그리고 보통 결정하는 쪽	44
6.13 권선 배치가 곧 누설이다	45
6.14 갭, 그리고 도면에 갭을 적으면 안 되는 이유	45
6.15 창 — 동선, 전류 밀도, 실제로 들어가는 것	45
6.16 표피 깊이, 그리고 동선이 한 가닥이 아닌 이유	46
6.17 절연과 마진, 그것이 창에서 차지하는 몫	46
6.18 손실, 그리고 도면이 견뎌야 하는 온도	46
6.19 포화 시험 전류는 권선 피크 전류가 아니다	47
6.20 사양서, 그리고 빠뜨리면 안 되는 것	47
6.21 트랜스포머 하나로 안 될 때	48
6.22 입력 커패시터	48

6.23 출력 커패시터 बैं크	48
6.24 반도체 요구조건	49
6.25 컨트롤러 주변 회로	49
6.26 전압 루프와 보상망	50
6.27 루프가 해야 할 일, 그리고 못 하면 벌어지는 일	51
6.28 교차 주파수가 낮아야 하는 이유 — $2f_1$ 리플	52
6.29 보상기 — TL431, 옵토커플러, FB 핀	53
6.30 영점과 극점의 자리 — K-factor 법	55
6.31 루프 확인 — 교차 주파수, 위상 여유, gain margin	56
6.32 gain margin, 그리고 이것 확인해야 하는 이유	57
6.33 FB 리플과 버스트 임계의 간섭	58
7 설계 예제	58
7.1 사양 — 성격별로 나눠서	58
7.2 설계값	59
7.3 판정 여유란 무엇인가	59
7.4 숫자가 나온 길	60
7.5 운전 영역 전체의 ZVS	63
7.6 이 설계는 공진의 어느 쪽에서 도는가	64
7.7 이 설계가 흘러야 하는 전류	65
7.8 트랜스포머, 실제로 감은 모습	66
7.9 코어와 권선	70
7.10 출력 बैं크, 실제로 고른 과정	72
7.11 전력이 어디로 가나	74
7.12 반도체는 무엇이어야 하나	74
7.13 전압 루프, 실제로 놓은 값	75
7.14 컨트롤러 주변 부품	80
7.15 오실레이터 — C_T 먼저, 그다음 R_T	81
7.16 전류 감지 저항 — 한 부품이 세 가지를 정한다	82
7.17 버스트 모드 — 기동할 때 한 번 읽는 저항 하나	83
7.18 브라운아웃과 브리지 구성 — CFG 핀	83
7.19 출력 감지와 과전압 — ZCD 분압기	84

7.20 HVSU 와 V_{CC}	85
7.21 컨트롤러 핀 규칙	85
7.22 보호 기능과 각 임계를 정하는 것	85
7.23 시스템 설계 규칙	86
7.24 하드웨어에서 가장 먼저 짚 것	87
8 기호표	87
9 참고문헌	89
10 정오표와 미확정 항목	90
10.1 데이터시트 — DRAFT 는 앞뒤가 맞지 않는다	90
10.2 설계 시트를 짤 때 빠지기 쉬운 함정	90
10.3 유도 없이 쓰는 상수	91
10.4 이 설계에서 아직 닫히지 않은 것	91

1 들어가며

유니버설 입력 LLC 전원은 보통 두 단이다. 400 V 버스를 만드는 boost PFC 단이 하나, 그 버스를 내리는 LLC 단이 하나. 그 사이의 커패시터는 두 가지 일을 한다. 역률 1 로 들어오는 전력이 고르게 오지 않으므로 그 차이를 저장해 주고, LLC 에게는 거의 일정한 입력을 보여 줘서 공진 탱크가 좁은 범위만 덮게 해 준다.

single-stage PFC LLC 는 그 boost 단과 커패시터를 통째로 없앤다. 정류된 상용전원이 공진 탱크로 바로 들어간다. 그러면 입력은 100/120 Hz 반사인파가 되고, 계인은 더 이상 컨트롤러가 정할 수 있는 것이 아니게 되며, 출력 커패시터가 버스 커패시터의 몫까지 떠맡는다. LLC 에서 한 단을 뺀 것이 아니라 다른 컨버터이고, 2-stage 설계에서 뭉개낸 습관은 여기서 대부분 맞지 않는다.

이 문서는 그런 컨버터가 어떻게 동작하는지, 그리고 STMicroelectronics **L6790A** 컨트롤러로 어떻게 설계하는지를 다룬다. 사양에서 부품값까지 끝까지 따라간 설계 하나가 문서 전체를 관통한다 — **90 ~ 264 Vac 입력, 25 V / 26.3 A = 657.5 W 출력**, 저전압 대전류 DC 레일이다.

범위. 다루는 것 — 전력단, 공진 탱크, 출력 뱅크, 컨트롤러 주변 회로, 전압 루프. 다루지 않는 것 — EMI 필터, 자성 부품 제작, 레이아웃, 안전 인증.

2 이 컨버터를 이루는 두 컨버터

두 갈래를 따로 먼저 이해해 두면 뒤가 훨씬 쉽다. 이 장은 평범한 LLC 와 평범한 역률 보정 얘기다. 둘 다 설계해 본 독자는 3 절로 건너뛰어도 된다.

2.1 LLC 컨버터란 무엇인가

LLC 컨버터는 사각파 발생기가 공진 회로를 구동하고, 그 회로가 트랜스포머와 정류기를 먹이는 구조다. 스위치가 하는 일은 입력을 주파수를 바꿀 수 있는 사각파로 자르는 것뿐이다. 맞춤 듀티도 없고, 프로그램할 인덕터 전류도 없다.




그림 1: LLC 단: 사각파 발생기, 공진 회로, 트랜스포머, 정류기. 스위치는 주파수만 정한다 — 전력이 얼마나 흐를지는 탱크가, 전압은 트랜스포머가 정한다.

Single-Stage PFC LLC 컨버터 설계

탱크 소자 셋은 "LLC" 라는 이름에 나오는 순서 그대로다: 직렬 인덕턴스 L_r , 트랜스포머의 자화 인덕턴스 L_m , 직렬 커패시턴스 C_r . 가운데 것은 따로 붙이는 부품이 아니라 트랜스포머가 원래 갖고 있는 자화 인덕턴스다. 그러니 추가되는 부품은 C_r 과 L_r 뿐이고, L_r 도 트랜스포머 자체의 누설 인덕턴스인 경우가 많다.

- **사각파는 주파수만 정한다.** 출력 전압은 f_{sw} 를 옮겨 조절한다. 탱크의 임피던스가, 따라서 분압비가 주파수에 따라 달라지기 때문이다.
- **탱크 전류는 거의 정현파다.** 그것이 목적이다: 전류가 작을 때나 바디 다이오드로 흐르는 동안 스위치가 켜지고 꺼지므로 스위칭 손실 대부분이 사라진다.
- **트랜스포머가 전압 변환과 절연을 맡고, 그 누설 인덕턴스를 골칫거리가 아니라 L_r 로 쓸 수 있다.** 이 전력대에서는 그것이 보통의 구조다.

2.2 왜 더 간단한 것 대신 LLC 인가

LLC 는 파워드나 플라이백보다 손이 더 가고, 대부분의 설계자에게 익숙한 듀티 제어도 아니다. 그런데도 수백 W 이상에서는 다음 이유로 그만한 값을 한다.

- **전 부하 범위에서 양쪽 모두 소프트 스위칭.** 1차 스위치는 전압 0 에서 켜지고, below 에서는 2차 정류기가 전류 0 에서 꺼진다. phase-shift 풀브리지는 경부하에서 ZVS 를 잃지만 LLC 는 잃지 않는다. 그 일을 하는 자화 전류가 부하와 무관하게 흐르기 때문이다.
- **주파수를 올릴 수 있다.** 하드 스위칭 컨버터에서는 스위칭 손실이 주파수를 막고, 그것이 자성 부품과 필터의 크기를 정한다. 그 손실을 없애면 수백 kHz 가 현실적이다.
- **누설을 없애지 않고 쓴다.** 파워드에서는 누설 인덕턴스가 스너버로 놀려야 하는 문제다. 여기서는 그것이 L_r 그 자체가 될 수 있으므로 공진 인덕터가 공짜이고 스너버도 필요 없다.
- **출력 인덕터가 없다.** 정류기가 출력 커패시터를 바로 먹인다. 감는 부품 하나와 그 손실이 대전류 쪽에서 빠지는데, 그곳이 가장 아픈 자리다.
- **노이즈가 작다.** 전류가 사다리꼴이 아니라 정현파이고 스위칭 에지가 느리고 감쇠돼 있어서, 같은 전력의 하드 스위칭 컨버터보다 전도·방사 노이즈가 훨씬 작다.

대가도 분명하다. 주파수로 조절하므로 동작 주파수가 라인과 부하에 따라 움직이고, 자성 부품은 그 범위 전체에서 동작해야 한다. 부하가 전력을 가져가든 말든 자화 전류가 순환하므로 경부하 효율은 강점이 아니다. 그리고 설계가 듀티 식에서 나오지 않는다: 게인 곡선에서 나오며, 이 장의 나머지가 그 얘기다.

2.3 공진으로 무엇을 얻나

하드 스위칭 컨버터에서는 스위치가 입력 전압을 다 받은 채로 켜지므로 출력 커패시턴스에 저장된 에너지가 매 사이클 채널에서 버려진다. 그 손실은 주파수에 비례해 늘어난다. 그것이 주파수를 막고, 그래서 자성 부품의 크기를 정한다.

LLC 를 **inductive 영역에서** 돌리면 브리지가 inductive 부하를 본다. 그러면 탱크 전류가 구동 전압보다 뒤쳐진다. 한 레그의 두 스위치 사이 데드타임 동안 그 뒤쳐진 전류가 중점 커패시턴스를 스스로 방전시키고, 다음 스위치는 전압 0 에서 켜진다. **이것이 ZVS 이고, 이 토폴로지를 쓰는 이유 전부다.** 그 과정과, ZVS 가 설계에 무엇을 요구하는지는 2.10 절에 있다.

Single-Stage PFC LLC 컨버터 설계




그림 2: below 에서의 한 스위칭 주기. i_{Lr} 이 탱크 전류, i_{Lm} 이 자화 전류이고, 2차로 넘어가는 것은 둘의 차이이다 — 둘이 만나면 넘길 것이 없다. 스위치는 자기 전류가 아직 음일 때 켜지고, 그 전류가 중점을 방전시킨다.

이 동작의 경계가 되는 두 주파수는 2.5 절에서, 그 둘이 나누는 동작 영역은 2.6 절에서 다룬다.

조건은 특정 주파수가 아니라 inductive 동작이다. 주파수를 충분히 내리면 탱크가 capacitive 가 된다: 전류가 앞서고, 데드타임이 천이를 돕는 것이 아니라 방해하며, 브리지가 낮은 임피던스로 하드 스위칭한다. 부품을 데우는 정도가 아니라 부수는 유일한 고장 양식이다. 그 경계는 고정된 주파수가 아니다: 부하에 따라 움직이며, 2.9 절이 정확히 그 얘기다.

2.4 회로가 어떻게 $M(f_n, Q)$ 가 되는가

어느 LLC 자료에나 나오는 게인 곡선은 세 번의 단순화를 차례로 거쳐 나온다. 한 번은 직접 해 볼 만하다. 단계마다 무언가를 버리는데, 무엇을 버렸는지 알아 두면 좋다.

Single-Stage PFC LLC 컨버터 설계




그림 3: 정류기와 부하가 왜 저항 하나로 뭉쳐지는가. 출력이 뽀뽀하므로 탱크가 보는 전압은 사각파이고, 탱크가 기본파만 남기므로 전류는 사인파다. 사각파 전압과 동위상인 사인파 전류는 저항이 가져갈 기본파 전력과 똑같은 전력을 가져간다.




그림 4: 세 단계의 축약: 같은 그대로, 2차를 1차로 넘긴 것, 기본파만 남긴 것. 남는 것은 AC 회로 하나이고 그 전압 전달비가 게인 M, 감쇠가 Q 다.

- **2차를 1차로 넘긴다.** 이상 트랜스포머가 사라지고 부하 저항에 n^2 이 곱해진다.
- **정류기와 출력 필터를 저항 하나로 바꾼다.** 정류기는 사각파 전류를 끌고 출력은 뽀뽀하므로, 기본파 주파수에서는 전체가 저항처럼 보인다.
- **구동 사각파의 기본파만 남긴다.** 탱크는 스위칭 주파수 근처에 중심을 둔 필터이므로 사각파의 고조파는 거의 기여하지 않는다. 이것이 기본파 근사(FHA)이고, 모든 LLC 설계가 식이 아니라 시뮬레이션 또는 실측으로 끝나는 이유다.

남는 것은 AC 회로 하나, 주파수에 따라 비가 달라지는 분압기다. 이 회로를 설명하는 숫자가 둘이고, 이 뒤로 매 쪽에 나온다.

- **게인 M:** R_{ac} 양단 전압을 그것을 구동하는 기본파로 나눈 값. 직렬 공진 f_r 에서 C_r 과 L_r 이 상쇄되므로 **거기서는 부하와 무관하게 $M = 1$ 이다.** f_r 아래에서는 boost ($M > 1$) 할 수 있고, 위에서는 buck 이다.
- **품질계수 $Q = Z_0/R_{ac}$,** 여기서 $Z_0 = \sqrt{L_r/C_r}$ 가 탱크의 특성 임피던스다. Q 는 탱크에 부하가 얼마나 무겁게 걸렸는지를 말한다: **Q 는 출력 전력과 함께 커진다.** $Q = 0$ (무부하) 이면 게인 곡선이 높고 뽀족하고, 부하를 걸면 곡선이 낮고 피크가 내려온다.

기호로 쓰면 다음과 같다. f_n 은 직렬 공진으로 정규화한 주파수이고, 그래서 한 벌의 곡선이 모든 탱크에 통한다.

Single-Stage PFC LLC 컨버터 설계

식 1

$$f_n = \frac{f_{sw}}{f_r}, \quad Z_0 = \sqrt{\frac{L_r}{C_r}}, \quad Q = \frac{Z_0}{R_{ac}}, \quad \lambda = \frac{L_r}{L_m}$$

$M(f_r, Q)$ 라고 쓴 것은 언제나 위 오른쪽 회로의 게인이다.

2.5 두 개의 공진

LLC 에는 공진이 둘 있다. 2차가 도통하는 동안에는 반사된 출력 전압이 L_m 을 붙들어 매므로 L_m 이 회로에서 빠지고 직렬 공진만 남는다.

식 2

$$f_r = \frac{1}{2\pi\sqrt{L_r C_r}}$$

무부하에서는 L_m 을 붙들 것이 없으므로 탱크가 두 인덕턴스 모두와 함께 울린다.

식 3

$$f_o = \frac{1}{2\pi\sqrt{(L_r + L_m) C_r}}$$

f_r 에서는 부하가 무엇이든 게인이 정확히 1 이다. 부하 항이 사라지기 때문이다. f_o 에서는 무부하 게인이 발산한다. 그 둘 사이에서 탱크는 boost 할 수 있고, f_r 위에서는 못 한다. 고정된 DC 버스에서 동작하는 LLC 는 거의 항상 f_r 근처에서 돌고, 버스가 내려앉을 때만 그 구간으로 들어간다.




그림 5: 두 개의 공진, 그리고 그 사이의 탱크가 boost 할 수 있는 구간. 색칠한 가장자리는 capacitive 경계의 무부하 위치이고, 부하가 걸리면 위로 올라간다.


Single-Stage PFC LLC 컨버터 설계

식 두 개만 봐서는 각각이 전류를 어떻게 바꾸는지 알 수 없다. 그리고 차이가 눈에 보이는 곳이 바로 전류다.

먼저, 이 회로가 하고 있는 일은 둘 중 하나다. below 에서는 한 반주기 안에 둘이 다 일어나고 순서가 정해져 있다: 전력 전달이 먼저, 그다음이 프리휠링이며, **그동안 켜져 있는 스위치 쌍은 바뀌지 않는다**. 공진에서는 전력 전달 하나뿐이고, above 에서는 그 전력 전달이 중간에 잘린다.

1 POWER DELIVERY


S1, S4 on · D1 conducts · lower half of N_s



L_m is clamped, so i_{Lm} is a straight ramp and $i_{Lr} - i_{Lm}$ is the half sine that crosses. What is traced is the load component; i_{Lm} flows in L_m too, but it reverses inside this interval.

2 FREEWHEELING

S1, S4 STILL on · secondary off




i_{Lr} has fallen to i_{Lm} . Every rectifier is off, L_m is free again, and the tank rings at f_o .

— load current
 — magnetising current only
 gated on
 body diode conducting = the ZVS window
 C_{oss} charging, V_{ds} rising
 C_{oss} discharging

그림 6: 한 스위칭 주기의 앞 반, STEP 1 과 2. 1 전력 전달 — S_1, S_4 가 켜져 있고 공진 전류가 자화 전류를 넘어서며, 그 차이가 트랜스포머를 지나 D_1 과 부하로 간다. L_m 이 반사된 출력에 붙들려 있으므로 이 구간은 f_r 로 울린다. 2 프리휠링 — 공진 전류가 자화 전류까지 떨어져 2차로 넘길 것이 남지 않고, 정류기가 꺼지며 L_m 이 공진에 들어온다: 이 구간은 f_o 로 울린다. 같은 스위치 쌍이 그대로 켜져 있다. 스위치마다 바디 다이오드와 C_{oss} 를 옆에 같이 그렸고, 아무 일도 하지 않는 동안은 회색이다.

4 DEAD TIME (b) — ZVS

body diodes of S2 and S3 clamp




■ load current ■ magnetising current only ■ gated on
■ body diode conducting = the ZVS window ■ C_{oss} charging, V_{ds} rising ■ C_{oss} discharging

13

5 POWER DELIVERY


S2, S3 on · D2 conducts · upper half of N_s



The mirror of 1. Just after turn-on the old current still runs back through the two channels. Again only the load component is traced - i_{Lm} reverses inside this interval as well.

6 FREEWHEELING

S2, S3 STILL on · secondary off




The mirror of 2, and the easy one to miss: it ends at the right-hand edge of a waveform plot.

— load current
 — magnetising current only
 gated on
 body diode conducting = the ZVS window
 C_{oss} charging, V_{ds} rising
 C_{oss} discharging

그림 8: 뒤 반, STEP 5 와 6 — 1·2 의 거울상이다. $S_2 \cdot S_3$ 가 전력 전달(5, D_2 를 통해)과 프리휠링(6)을 맡고, 여기서도 같은 스위치 쌍이 구간 내내 켜져 있다.

7 DEAD TIME (a)

all four off · C_{oss} swaps the midpoints back




The mirror of 3: the current now arrives at B and leaves A, so B falls and A rises.

Through the capacitances again, never a channel. Magenta: C_{oss} charging, V_{ds} rising; cyan: discharging.

8 DEAD TIME (b) — ZVS

body diodes of S1 and S4 clamp



The same for S1 and S4, and the period closes. ZVS is in 4 and 8 - and in none of the other six.

— load current — magnetising current only gated on
 body diode conducting = the ZVS window — C_{oss} charging, V_{ds} rising — C_{oss} discharging

그림 9: STEP 7 과 8 — 두 번째 데드타임. 중점이 되돌아가며(7) $S_1 \cdot S_4$ 의 바디 다이오드가 붙는다(8). 거기서 $S_1 \cdot S_4$ 가 0 V 에서 닫히고 STEP 1 이 다시 시작된다. ZVS 는 STEP 4 와 8 에서만 일어나고 나머지 여섯 구간에는 없다.

Single-Stage PFC LLC 컨버터 설계




그림 10: 각 STEP 이 파형의 어디인가. 번호가 붙은 띠가 위 여덟 칸이고, 한 스위칭 주기를 시간 순으로 가로지른다: 게이트, 두 중점 전압, 탱크 전류와 자화 전류, 두 정류기 전류. 칸을 읽고 나서 여기서 그 띠를 찾을 것. below 에서 $f_{sw} / f_r = 0.70$ 으로 그렸고, STEP 3·4·7·8 이 보이도록 데드타임을 실제보다 넓게 잡았다. 전류 크기는 이 설계의 저입력 코너 $I_{Lr,pk}$ 와 $I_{Lm,pk}$ 다.

STEP 1 과 2 가 곧 두 개의 공진이고, 둘은 한 반주기의 두 토막이다: 같은 스위치 쌍이 둘 내내 켜져 있다. ZVS 는 그 둘 어디에도 없다. 데드타임인 STEP 3~4 와 7~8 에서 일어난다 — 레그의 두 스위치가 모두 꺼진 동안 탱크 전류가 중점을 반대쪽 레일까지 실어 나른다. 그림 2 에서 게이트 펄스 사이의 v_d 계단이 그것이다.

"프리휠링" 이라는 말이 서로 다른 두 구간에 쓰인다. 여기서는 STEP 2·6 을 가리킨다: 2차가 꺼지고 L_m 이 공진에 다시 들어오며 스위치 쌍은 그대로 켜져 있는 구간이다. 다른 자료는, Toshiba 의 Resonant Circuits and Soft Switching(2019) 을 비롯해, 같은 말을 데드타임에 쓴다 — 전류가 바디 다이오드로 도는 구간이다. 둘 다 전력을 전달하지 않으면서 전류가 흐르는 구간이지만, 데드타임은 주파수와 무관하게 매 주기에 있고 STEP 2·6 은 below 에서만 있다. 다른 자료와 숫자를 비교하기 전에 어느 구간을 말하는지부터 확인할 것.




그림 11: 세 경우를 나란히. 게이트 신호, 브리지 전압, 공진 전류 i_{Lr} 위에 점선으로 겹친 자화 전류 i_{Lm} , 그리고 정류기 전류. 세 칸에서 달라지는 것은 공진 반주기와 스위칭 반주기의 길이 관계다. below 에서는 시간이 남아 그만큼 프리휠링으로 쓰고, 공진에서는 둘이 맞아떨어지며, above 에서는 반주기가 먼저 끝나 아직 흐르고 있는 정류기 전류를 끊어 버린다.

- f_r 아래 (왼쪽). 공진 반주기가 스위칭 반주기보다 짧다. i_{Lr} 이 반사인파를 일찍 끝내고 i_{Lm} 위에 얹힌다. 그 순간부터 둘은 하나의 전류이고 2차로 넘어가는 전력이 없다: 그것이 프리휠링 구간이다.
- f_r 에서 (가운데). 두 반주기의 길이가 같다. 브리지가 바뀌는 바로 그 순간에 i_{Lr} 이 i_{Lm} 을 만나고, 정류기 전류도 같은 순간에 0 이 된다. LLC 가 가질 수 있는 가장 효율적인 점이고, 일반 설계가 공칭 입력을 여기에 두는 이유다.
- f_r 위 (오른쪽). 스위칭 반주기가 먼저 끝나므로 공진 반사인파가 **중간에 잘린다**: 브리지가 바뀔 때 i_{Lr} 이 아직 i_{Lm} 보다 한참 위다. 1차 스위치가 더 큰 전류를 끊고, 정류기는 도통 중에 끊긴다: 2차의 하드 전환이다.

그 프리휠링 구간이 곧 f_o 다. 그동안은 L_m 을 붙들 것이 없으므로 탱크는 $L_r + L_m$ 과 C_r 로 f_o 에서 울린다. 평평해 보이는 것은 f_o 가 f_r 보다 훨씬 낮기 때문일 뿐이다. 스위칭 주파수를 f_o 쪽으로 내리면 그 구간이 자라 결국 반주기를 다 차지하고, 컨버터는 전력을 보내지 않는다. 그러니 두 주파수는 한 범위의 양 끝이다: f_r 은 평평한 구간이 막 사라진 지점, f_o 는 그것이 전부를 차지한 지점이며, 쓸모 있는 일은 전부 그 사이에서 일어난다.

기호는 문헌마다 다르다. 제조사 Application Note 를 이 문서와 나란히 볼 때는 그 문서가 f_o 를 어느 주파수에 쓰는지 먼저 확인할 것. 널리 쓰이는 자료 중 적어도 하나는 그 이름을 직렬 공진에 쓴다. 여기와 정반대다.

일반 LLC 는 한쪽을 골라 거기 머문다. 보통 공칭 입력에서 f_r 바로 위, 게인이 1 에 가깝고 순환 전류가 가장 작은 자리다. 여기서 설계하는 컨버터가 어느 쪽에서 도느냐는 다른 문제이고, 나머지 준비가 끝난 뒤 4.5 절에서 답한다.

2.6 게인 곡선과 세 영역

통상의 기본파 근사로 탱크 게인은 다음과 같다.

식 4

$$M(f_n, Q, \lambda) = \frac{1}{\sqrt{\left(1 + \lambda - \frac{\lambda}{f_n^2}\right)^2 + Q^2\left(f_n - \frac{1}{f_n}\right)^2}}$$

f_n , Q , λ 는 앞의 표기대로다. 이 식으로 그린 곡선을 믿기 전에 눈으로 할 검산이 둘 있다. $f_n = 1$ 에서는 근호 안 둘째 항이 사라지고 첫째 항이 1이 되므로 Q 가 무엇이든 $M = 1$ 이다. 그것이 직렬 공진이고, 모든 게인 곡선이 같은 점을 지나서 이유다. **무부하**에서는 ($Q = 0$ 이라 둘째 항이 없으므로) f_n 을 아무리 올려도 M 이 $1/(1+\lambda)$ 까지만 내려가고 더는 안 내려간다. 그 바닥은 4.8 절의 주제다. 부하가 걸리면 Q 항이 f_n 과 함께 커져 게인이 0을 향해 계속 떨어진다.

곡선에는 세 영역이 있다. capacitive/inductive 경계 아래에서는 탱크가 capacitive 이고 브리지가 하드 스위칭한다. 절대 허용하면 안 된다. 그 경계와 f_r 사이에서는 inductive 이고 boost 하며, f_r 위에서는 inductive 이고 buck 이다. 그림에서 아래쪽 경계는 전부하 곡선에 대해 그렸다. 무부하라면 f_o 에 있을 것이고, 부하가 걸릴수록 위로 올라간다. 다음 절들이 그 얘기다.






그림 12: 세 동작 영역. 그려진 전부하 곡선 기준으로 색칠했다. 쓸 수 있는 것은 inductive 두 영역뿐이고, 둘 사이의 경계는 부하가 걸릴수록 위로 올라간다. 영역 구분은 ROHM TechWeb 을 따랐다.

2.7 capacitive 와 inductive, 그리고 왜 그 말을 쓰는가


이 이름은 어느 부품이 지배하느냐와는 아무 상관이 없다. **브리지 쪽에서 본 모습**을 가리킨다 — 구동 사각파에 대한 탱크 입력 전류의 위상이다. 탱크는 직렬 회로이므로 낮은 주파수에서는 C_r 이 지배해 전류가 앞선다 — 브리지 쪽에서 보면 커패시터 같은 것을 물고 있는 셈이다. 높은 주파수에서는 인덕턴스가 지배해 전류가 뒤처진다 — 이번엔 인덕터 같은 것이다. 그러니까 이 말이 가리키는 것은 브리지가 상대하는 부하이지 특정 부품이 아니다.

Single-Stage PFC LLC 컨버터 설계

그 위상이 스위칭이 소프트인지 하드인지를 정한다. 그래서 이 구분이 중요하다.



The current was ALREADY flowing the other way, so the diode of the switch about to close is conducting and has to be recovered. Hard switching, and the spike is dissipated in the closing device.



The current had already swung the node over, so this switch closes across its own conducting body diode. Zero volts, no recovery, no spike.

그림 13: 같은 컨버터를 경계 양쪽에서 본 것. 위는 게인 곡선 위의 경계 — 피크가 아니라 그보다 조금 위라는 점을 볼 것. 아래는 경우마다 브리지 전압 v_d , 탱크가 그 자리에서 실제로 내놓는 위상의 탱크 전류, 그리고 닫히는 스위치의 드레인 전류다. 왼쪽은 전류가 앞서서 켜지는 순간 양이고, 드레인 전류에 반대쪽 바디 다이오드의 역회복 스파이크가 실린다. 오른쪽은 뒤져서 아직 음이므로 스위치가 자기 바디 다이오드가 도통하는 위에서 닫힌다. 두 드레인 전류는 같은 축척이다.


- **inductive:** 전류가 뒤쳐진다. 스위치가 꺼질 때 전류가 아직 브리지 노드를 반대쪽 레일로 미는 방향으로 흐르고 있다. 데드타임이 바로 그 일을 하게 두고, 다음 소자가 전압 0에서 켜진다. ZVS.
- **capacitive:** 전류가 앞선다. 스위치가 꺼질 때 전류는 이미 뒤집혀 있어서 노드를 왔던 쪽으로 되민다. 다음 소자는 레일 전압을 다 받은 채로 켜지고, 더 나쁘게는 방금까지 도통하던 소자의 바디 다이오드가 낮은 임피던스로 강제 역회복된다. 하드 스위칭이고, 부품을 부수는 고장 양식이다.

그래서 capacitive 영역은 다른 무언가와 맞바꿀 성능 항목이 아니다. 설계가 한쪽에만 머물러야 하는 경계이고, 컨트롤러는 그래도 넘어갔을 때를 위해 전용 보호를 따로 갖고 있다.

2.8 다이오드가 한쪽에서만 역회복해야 하는 이유


위 그림의 드레인 전류 행이 하드웨어에 실제로 닿는 차이다. 그러니 스위칭 순간 하나를 두 경우에서 끝까지 따라가 볼 만하다. 레그 하나만 보자 — 하이사이드 스위치, 로우사이드 스위치, 그리고 중점에 매달린 탱크. 어느 소자가 방금 꺼졌든 **탱크 전류는 멈추지 않는다** — 인덕터의 전류이기 때문이다. 문제는 데드타임 동안 누가 그 전류를 흘리느냐 하나뿐이고, 그 답이 전부를 정한다.

CAPACITIVE — S1 closes onto a conducting diode



S2 was carrying the tank current in its body diode. A diode cannot block until its stored charge has been swept out, so the moment S1 closes the rail is short-circuited through both devices. Only stray inductance limits the spike, and S1 dissipates it at full V_{ds} .

INDUCTIVE — the node is already over



The tank current ran the other way. Through the dead time it charged the node to V_{in} , and it now flows in the body diode of S1 itself. S1 closes across zero volts: nothing to recover, no spike, no turn-on loss. That is the only difference between the two sides of the boundary.

그림 14: 같은 레그의 스위칭 순간 하나를 경계 양쪽에서 본 것. 왼쪽: 탱크 전류가 이미 양이라 로우사이드 소자의 바디 다이오드로 흐르고 있다. 하이사이드 소자에 게이트가 들어오면 그 다이오드가 회복될 때까지 레일이 두 소자를 통해 단락된다. 오른쪽: 탱크 전류가 음이라 데드타임 동안 중점을 레일까지 올려놓았고, 닫히는 소자는 자기 바디 다이오드가 이미 전압 0 에서 도통하고 있는 것을 만난다. ON Semiconductor AN-4151 을 따랐다.

- **inductive.** 꺼지는 순간 전류가 중점을 반대쪽 레일로 나르는 방향으로 흐른다. 한쪽 C_{oss} 를 충전하고 다른 쪽을 방전해 노드가 도착하면, 들어올 소자의 바디 다이오드가 전류를 이어받아 노드를 거기 붙들어 둔다. 그 소자는 V_{ds} 가 이미 0 인 상태에서 게이트를 받는다. 채널이 넘겨받을 때 자기 바디 다이오드의 전류는 역전압이 걸리지 않은 채 찾아들므로 **회복할 것이 없다.**
- **capacitive.** 꺼지는 순간 전류가 이미 뒤집혀 있다. 중점을 왔던 레일로 되밀므로, 방금 꺼진 소자의 바디 다이오드가 전류를 받아 노드를 거기 클램프한다. **노드는 움직이지 않는다.** 들어올 소자는 레일 전압을 다 받은 채로, 도통 중인 다이오드 위에 곧바로 게이트를 받는다.

순방향 전류를 흘리는 다이오드는 접합에 전하를 저장하고 있고, 그 전하가 다 빠져나가기 전에는 역전압을 막지 못한다. 그동안 레그의 두 소자가 함께 도통하고 입력 레일이 그 둘을 통해 단락된다. 세 가지가 따라오는데 셋 다 나쁘다.

- 전류를 제한하는 것이 루프의 부유 인덕턴스뿐이라 **전류가 아니라 스파이크**다 — 드레인 전류 행이 보여 주듯 탱크 전류의 몇 배다.
- 그 전류가 아직 레일 전압을 다 받고 있는 들어오는 소자에 흐르므로, 수십 ns 안에, 매 주기, 거기서 소산된다.

- 다이오드가 마침내 끊길 때 루프 인덕턴스의 di/dt 가 소자 양단에 오버슈트로 나타난다. 부품을 실제로 부수는 것은 이것이다.

이 문서가 1차 소자에 fast-recovery 바디 다이오드를 요구하는 이유가 이것이다 (6.24 절). 슈퍼정션 소자는 정류용으로 설계된 적 없는 바디 다이오드에 많은 전하를 저장하고, 풀브리지에서 그 다이오드는 컨버터가 정상일 때도 매 턴은 앞에 도통한다. 오실레이터 하한이 있는 이유도 같다 — f_o 위의 f_{Min} 이 컨버터를 왼쪽 그림 밖에 붙들어 두고, 그것이 실패하면 anti-capacitive 보호가 잡는다.

2.9 두 경계는 같은 경계가 아니다

가장 헛갈리는 지점이다. 두 쌍의 말이 모두 같은 축 위의 위치를 가리키기 때문이다. 하지만 그 축 위의 다른 선이다.

	capacitive / inductive	below / above
경계는	$\arg Z_{in} = 0$ 인 곳	f_r 직렬 공진
움직이나?	그렇다 — 부하에 따라	아니다. L_r 과 C_r 이 고정한다
무엇을 가르나	1차의 ZVS 나 하드 스위칭이나	boost 나 buck 이나, 그리고 2차의 ZCS 여부
어느 쪽이 허용되나	inductive 만, 언제나	양쪽 다 정당하다

표 1: 두 가지 분류, 두 개의 경계, 두 가지 결과.

게인 피크 주파수는 f_o 와 f_r 사이에 있고 부하를 걸수록 올라간다. 무부하에서는 f_o 와 겹치고, 전부하에서는 f_r 쪽으로 꽤 올라가 있다. 그래서 capacitive 영역은 f_o 아래의 고정된 띠가 아니다 — 부하를 더하면 넓어지고, 경부하에서 안전하게 inductive 이던 주파수가 과부하에서는 capacitive 일 수 있다.

경계는 게인 피크가 아니다. 탱크가 capacitive 인 것은 입력 임피던스의 위상이 음수인 동안이므로 경계는 $\arg Z_{in} = 0$ 인 지점이고, 그 자리는 게인 곡선의 피크보다 조금 위다. 게인 곡선만 있으면 되기 때문에 피크를 대신 쓰는 것인데, 틀리는 방향이 나쁜 쪽이다 — 브리지가 아직 하드 스위칭하는 구간을 inductive 라고 불러 준다. 7.5 절에 설계 예제의 두 주파수가 있고, 거기의 판정은 6.5 절에서 온다 — 그 절은 브리지가 바뀐 뒤 탱크 전류가 0 에 닿기까지 걸리는 시간으로 조건을 직접 낸다.




그림 15: 경계는 고정돼 있지 않다. 부하를 걸면 더 높은 주파수로 밀리므로, 경부하에서 inductive 이던 주파수가 과부하에서는 capacitive 일 수 있다. 점선은 Q 를 훑어 그린 경계 자체다.

- **below** 이면서 **inductive** 일 수 있다 — 그것이 평범한 boost 영역이고, LLC 는 보통 여기서 돈다.
- **below** 이면서 **capacitive** 일 수 있고, 그것이 고장이다. f_r 아래로 내려가는 것이 위험한 게 아니라 경계 아래로 내려가는 것이 위험하다.
- **above** 이면서 **capacitive** 일 수는 없다. 경계는 항상 f_r 아래이기 때문이다. above 는 어떤 부하에서도 inductive 다.

설계 규칙으로는 이런 뜻이다. 오실레이터 하한 f_{Min} 을 f_o 위에 둔다. 그 위치는 경계의 무부하 위치라 요구조건인 가장 약한 형태다 — 필요하지만 그것만으로는 충분하지 않다. 진짜 검사는 6.5 절의 ZVS 스위칭이고, 부하를 걸고 라인 사이클 전 위상에서 돌린다. 그 뒤를 컨트롤러의 anti-capacitive 보호가 받친다.

2.10 ZVS 와 ZCS 는 다른 것이다

둘 다 소자에 걸리는 전압과 흐르는 전류 중 하나가 0 일 때 스위칭해서 그 곱 — 즉 손실 — 을 0 으로 만드는 방법이다. 다만 여기서는 서로 다른 소자에 서로 다른 이유로 적용되고, 보장되는 것은 하나뿐이다.




그림 16: 1차의 ZVS 와 2차의 ZCS. 소자도 원리도 조건도 다르다.

- **ZVS — 1차 스위치.** 소자 양단 전압이 없는 상태로 켜진다. 앞 소자가 꺼질 때 탱크 전류가 아직 흐르고 있고 그 전류가 데드타임 동안 브리지 노드를 방전시키기 때문이다. **inductive 동작**, 즉 capacitive/inductive 경계 위이기만 하면 된다 — 그래서 f_r 양쪽 모두에서 성립하고, f_o 가 그 한계인 것은 무부하에서만이다. **어디서나 필수**이고, 이 설계의 여유는 6.5 절에 있다.
- **ZCS — 2차 정류기.** 소자에 전류가 없는 상태로 꺼진다. 다이오드가 강제로 끊기지 않고, SR 이면 역회복이 없다. 공진 전류가 스스로 0 에 닿기 때문에 일어나는 일이고, 그것은 f_r **아래에서만** 일어난다. f_r 위에서는 정류기가 도통 중에 끊기고 역회복이 돌아온다.

그러므로 ZCS 는 회로의 성질이 아니라 동작점의 성질이다. f_r 아래에서는 2차 정류 소자가 전류 0 에서 꺼지므로 역회복이 아예 생기지 않고, f_r 위에서는 그렇지 않다. 한쪽에만 머무는 컨버터는 이 문제를 한 번 정리하면 끝난다. 입력이 넓게 움직여 f_r 을 넘나드는 컨버터는 양쪽을 다 봐야 하고, f_r 위에서 도는 동안에는 2차 바디 다이오드와 SR 데드타임이 문제가 된다.

2.11 ZVS 가 실제로 일어나게 데드타임을 잡는 법

LLC 를 효율적으로 만드는 것이 ZVS 인데, 이것은 전압 문제가 아니라 **전하** 문제다. 데드타임 동안 자화 전류가 브리지 노드를 반대쪽 레일까지 흔들 만큼의 전하를 옮겨 줘야 한다. 설계에서 다루는 값은 브리지가 바뀐 뒤 탱크 전류가 0 에 닿기까지 걸리는 시간 T_{ZC} 이고, 조건은 그것이 데드타임보다 길기만 하면 된다는 것이다.

식 5

$$T_{ZC} > t_D$$




그림 17: ZVS 가 일어나는 방식: 데드타임 동안 브리지 노드를 방전시키는 것은 부하 전류가 아니라 자화 전류다. 조건이 둘이다 — 게이트가 떨어질 때 전류가 아직 흐르고 있어야 하고 ($T_{ZC} > t_D$), 스윙이 데드타임 안에 끝나야 한다.

표제 용량이 아니라 출력 전하를 쓸 것. MOSFET 데이터시트는 C_{oss} , $C_{o(er)}$, $C_{o(tr)}$ 셋을 주는데 서로 3 ~ 5 배 다르다. ZVS 는 전하 문제이므로 써야 할 것은 $C_{o(tr)}$, 즉 Q_{oss} 쪽이다. 표제 C_{oss} 로 데드타임을 잡으면 몇 배 후하게 나온다.

2.12 플라이백이 아니다, 그래서 코어가 달라진다

거의 모든 사람이 트랜스포머를 플라이백에서 처음 만나고, 거기서 몸에 밴 습관은 여기서 거의 다 틀린다. 그중 둘은 돈이 든다. 보내는 에너지를 하나도 저장하지 않는 컨버터에서 왜 코어 면적이 문제가 되는가, 그리고 왜 포화 시험 전류가 권선 피크 전류와 전혀 다른가. 둘 다 한 가지 차이에서 나온다 — 두 권선이 언제 도통하느냐다.

플라이백에서는 두 권선이 같이 도통하는 일이 없다. 2차 극성점이 뒤집혀 있어 정류기는 스위치가 꺼진 동안에만 도통한다. 매 순간 권선 하나만 전류를 흘리고, 따라서 매 순간 권선 전류 전부가 자화 전류다. 온 시간에 에너지가 코어로 들어가고 오프 시간에 나오며, 출력에 닿는 모든 줄이 먼저 코어에 저장됐던 것이다. 자속은 전류를 따라가고, 코어는 그 에너지를 포화 없이 담으려고 갭을 두며, A_e 는 피크 전류에서 정한다.

LLC 에서는 두 권선이 같이 도통한다. 2차가 정류하는 동안 두 권선 모두 전류를 흘리고 그 암페어턴이 서로 맞선다. 뺄셈 뒤에 남는 것만 코어를 자화시킨다.

식 6

$$N_p i_p - N_s i_s = N_p i_\mu$$

부하 전류는 트랜스포머 작용으로 통과할 뿐 저장 에너지로 코어에 들어가지 않는다. 코어가 실제로 갖는 것은 자화 에너지 $\frac{1}{2} L_\mu i_\mu^2$ 이고, 이 컨버터에서 그것은 부산물이 아니라 동작 원리다 — i_μ 가 데드타임 동안 브리지 노드를 충방전하는

Single-Stage PFC LLC 컨버터 설계

전류이고, 곧 ZVS 를 가능하게 하는 것이다 (2.11 절). LLC 트랜스포머에도 갭이 있지만, 그 갭은 탱크가 요구한 L_m 값을 맞추려고 있는 것이지 부하로 갈 것을 저장하려고 있는 것이 아니다.




그림 18: 같은 네 행으로 본 두 트랜스포머. 왼쪽: 스위치와 정류기가 같이 켜지는 일이 없으므로 도통하는 권선이 자화 전류 전부를 흘리고, 자속은 그것을 따라가는 한쪽짜리 램프다. 오른쪽: 두 권선이 동시에 도통하고 암페어턴이 맞아서 그 차이 $i_\mu = i_p - i_s$ 만 코어를 자화시킨다. i_s 는 1차로 환산했고 부호는 극성점이 정한다. 맨 아래 행의 점선은 각 권선이 혼자 만들 자속, 실선은 그 합, 색칠한 띠는 2차가 코어에 한 일이다 — 오른쪽은 같은 순간에 덜어 내고, 왼쪽은 뒤에 이어받는다.

“LLC 트랜스포머는 에너지를 저장하지 않는다” 는 표어이지 사실이 아니다. 자화 에너지를 스위칭 주기마다 두 번 저장하고, 설계가 그것에 기댄다. 저장하지 않는 것은 부하로 가는 에너지다.

그러면 A_e 는 왜 들어오나. 패러데이 법칙이 무언가가 저장되는지를 묻지 않기 때문이다.

식 7

$$B(t) = \frac{1}{NA_e} \int v dt$$

Single-Stage PFC LLC 컨버터 설계

전압이 걸린 권선은 자속을 만들고, 유한한 면적의 자속은 자속 밀도이며, 페라이트는 자속 밀도에서 포화한다. 플라이백이든 LLC 든 상용 트랜스포머든 평범한 초크든 똑같다. **다른 것은 계산의 입력뿐이다.** 플라이백에서 볼트-초는 입력 전압 곱하기 온 시간이고, 그것은 피크 전류를 달리 적은 것이다. LLC 에서는 도통하는 2차가 권선을 공진 반주기 동안 출력에 클램프하므로 볼트-초는 — 따라서 자속은 — **출력 전압만으로** 정해진다. 6.11 절이 그것을 입력 전압도 부하도 들어 있지 않은 식으로 만든다.

세 가지 결과가 따라오고, 코어를 고르기 한참 전부터 머리에 두고 있을 만하다.

- **자속은 부하와 함께 오르지 않는다.** 출력 전류가 두 배면 i_s 가 두 배이고 1차도 그만큼 더 흘러야 한다 — 둘이 같이 자라서 그 차이 i_p 는 꿈쩍하지 않는다. (i_p 자체가 그냥 두 배가 되는 것은 아니다. i_p 더하기 반사 부하 전류이고 둘째 항만 자란다.) 전부하에 충분한 코어는 과부하에도 충분하다. 과부하가 위협하는 것은 동선과 반도체이지 코어가 아니다.
- **자속은 출력 전압과 함께 오른다.** V_{out} 을 올리는 것은 무엇이든 자속을 비례해서 올리므로, 설계가 상대할 천장은 공칭 출력이 아니라 과전압 임계다.
- **자속은 스위칭 주파수와 함께 내려가지 않는다** — 공진 아래에서는, f_{sw} 가 무엇을 하든 정류기가 권선을 공진 반주기 $T_r/2$ 동안 클램프하므로, 자속 식에 f_{sw} 가 아니라 f_r 이 나온다.

같은 차이가 벤더에게 무엇을 시험시킬지도 정한다. DC 중첩 시험은 2차를 열어 놓고 하므로 상쇄가 없어지고 트랜스포머는 플라이백 조건으로 돌아간다 — 시험 전류 전부가 자화 전류다. 6.19 절이 그것을 숫자로 만든다.

2.13 일반적인 LLC 설계 순서

아래가 표준 순서다. 각 단계는 앞에서 이미 정해진 무언가 때문에 있는 것이다. 6 절을 읽기 전에 한 번 훑어 둘 만하다 — 그 장이 같은 순서를 따라가다가 정확히 두 군데에서 갈라지기 때문이다.

- **1 공칭점에서 권선비.** 공칭 입력에서 $M = 1$ 근처, 즉 f_r 에서 돌도록 n 을 고른다. 순환 전류가 가장 작고, 컨버터가 평소에 돌아야 할 자리다.
- **2 탱크가 덮어야 할 게인 범위.** 입력 범위와 출력 공차에서 M_{min} 과 M_{max} 를 구한다. M_{max} 는 최소 입력·전부하에서, M_{min} 은 최대 입력·최소 부하에서 필요하다.
- **3 1차로 넘긴 부하 저항 R_{ac} .** 전부하에서 Q 에 뜻을 주는 값이다.
- **4 $m (= \lambda)$ 과 Q 를 피크 게인 차트에서 함께.** 이 둘은 따로 못 고른다. m 마다 달성 가능한 피크 게인 대 Q 곡선이 있고, 설계는 그 곡선 아래에 여유를 두고 앉아야 한다. m 이 크면 순환 전류가 작고 피크 게인도 작다. 작으면 반대다.
- **5 소자값.** Q 와 R_{ac} 에서 Z_0 가 나오고, Z_0 와 고른 f_r 에서 C_r 과 L_r 이 나온다. L_m 은 m 이 정한다.
- **6 검증.** 최악 코너의 게인이 여전히 피크 아래에 여유를 두고 있는지, ZVS 가 공칭점이 아니라 최악점에서 성립하는지, 전류와 자속이 실제 부품이 감당할 값인지.




그림 19: 4단계, 그리고 m 과 Q 를 따로 고를 수 없는 이유: 탱크가 낼 수 있는 피크 게인이 둘 모두에 달려 있다. 요구 게인과 Q 를 정하고 나면 쓸 수 있는 m 은 좁은 띠뿐이다.

여기까지가 절반이다. 위의 내용은 전부 LLC 하나만의 얘기다 — 탱크, 게인 곡선, 그리고 그 위의 동작점을 옮기는 주파수. 상용전원과 아무 상관이 없다. 이 장의 나머지가 다른 절반이다 — 역률 보정이 왜 필요하고 보통은 어떻게 하는가 — 그리고 앞의 내용을 몰라도 읽을 수 있다. 둘을 합치는 것은 3 절이다.

2.14 역률 보정이란 무엇인가

아무것도 안 하면 어떻게 되는지부터 보자. 브리지 정류기가 커패시터를 먹이면 버스가 상용전원 피크 근처에 머무르므로, 다이오드는 상용전원이 그 위로 올라오는 짧은 창 동안에만 도통할 수 있다. 부하가 한 사이클 동안 쓸 전하 전부가 그 창 안으로 들어와야 한다.





그림 20: 커패시터 입력 정류기와 그것이 끌어가는 전류. v_c 가 피크 근처에 머무르므로 다이오드는 상용전원이 그 위인 좁은 창에서만 도통하고, 그 안의 전류는 그만큼 높이 솟는다.

결과는 전부 그 하나에서 나온다. 피크 전류가 같은 평균 전력의 저항이 끝 값의 몇 배가 되므로 배선, 퓨즈, 브리지, 계통이 전부 그 전류에 맞춰 커져야 한다. 그리고 그렇게 좁은 펄스열은 대부분이 고조파다.

2.15 역률과 distortion 은 같은 것이 아니다

역률은 유효 전력을 피상 전력으로 나눈 것이다.

식 8

$$PF = \frac{P}{V_{rms} I_{rms}} = \cos \varphi_1 \times \frac{I_{1,rms}}{I_{rms}}$$

인수가 둘인데 서로 독립이고 망가지는 이유도 다르다. **displacement factor** 는 전압과 전류 기본파 사이의 위상이고, 모터가 망치는 쪽이다. **distortion factor** 는 전류 실효값 중 기본파가 차지하는 비율이고, 정류기가 망치는 쪽이다. 위 그림의 전류는 위상이 거의 맞아서 displacement factor 는 1 에 가까운데, 나머지 실효값이 전부 고조파라 역률이 0.6 쯤 된다.

짜이 되는 지표가 **THD (total harmonic distortion)** 이고, 기본파에 대한 고조파 성분의 비다.

식 9

$$THD = \frac{\sqrt{I_{rms}^2 - I_{1,rms}^2}}{I_{1,rms}}, \quad \frac{I_{1,rms}}{I_{rms}} = \frac{1}{\sqrt{1 + THD^2}}$$

둘은 바꿔 쓸 수 없다. 역률이 0.99 를 넘으면서도 고조파 규제에 떨어질 수 있다. 규격이 하나의 비가 아니라 개별 고조파를 암페어로 제한하기 때문이다. 고조파는 전력을 나르지 않으면서 중성선을 데우고 배전 트랜스포머를 포화시키고 같은 계통의 다른 장비를 방해한다 — 그래서 규제된다. IEC 61000-3-2 가 한계를 정하고, 어느 한계가 적용되는지는 등급에 달려 있다. 이런 모양의 정류기는 Class D 이고, 75 W 아래는 면제, 그 위로는 W 당 mA 로 제한된다. **다만 Class D 는 600 W 까지도** — 그 위의 전원은 Class A 의 절대 한계를 받는다. 등급을 먼저 확인할 것.

2.16 보정기는 이걸 어떻게 고치나

입력 전류가 입력 전압을 따라가게 강제하면 컨버터가 계통에 저항으로 보인다 — 두 인수가 한꺼번에 1 이 된다. 흔히 쓰는 방법은 **브리지 바로 뒤의 boost 컨버터**이고, 한 스위칭 주기 안에서는 상용전원이 멈춰 있는 것처럼 보일 만큼 빠르게 스위칭한다.




그림 21: boost 보정기와 스위칭 반주기별 전류 경로. 스위치가 켜진 동안 리액터는 라인에서 충전되고, 꺼진 동안 라인과 직렬로 버스에 내보낸다.

- **왜 boost 인가.** 입력이 0 을 지나는 정류 사인파이므로 영교차 근처에서 무한대 비율로 boost 할 수 있어야 한다 — boost 만 된다. 그리고 입력 전류가 연속이라 애초에 모양을 만들 수 있다.
- **안쪽 루프**가 인덕터 전류를 기준에 맞춘다. 스위칭 주파수에 비해 빨라야 한다.
- **바깥 루프**가 버스 전압을 조절하는데, **일부러 $2f_1$ 보다 느리게** 만든다. 빠르면 버스 리플과 싸우면서 라인 사이클 안에서 레벨을 흔들고, 보정기가 만들려는 바로 그 모양을 뭉갠다. 느린 전압 루프는 타협이 아니라 요구조건이다.
- **곱셈기**가 둘을 잇는다 — 모양은 계통에서, 크기는 출력에서. 제어 법칙은 그게 전부다.




그림 22: 연속 도통 모드에서의 결과. 리액터 전류에 스위칭 리플이 얹혀 있지만 0 까지 내려가지는 않고, 그 평균이 입력 전압을 따라간다 — 두 루프를 그렇게 짜 놓은 결과다.

이 갈등은 뒤에서 다시 나온다. boost 단을 걷어내면 같은 갈등이 더 날카로운 형태로 돌아온다 — 그때는 그 바깥 루프가 유일한 루프이고, 그 출력이 전력 지령이며, 살아남은 $2f_1$ 리플이 곧바로 입력 전류 distortion 이 된다. 6.28 절이다.

보정기는 요구받은 것을 해 주면서 새 문제를 하나 넘긴다. 전류가 전압을 따라간다는 것은 입력 전력이 $\sin^2 \theta$ 를 따른다는 뜻이다 — 사이클마다 두 번 0 이 되고 마루에서 평균의 두 배가 된다. 부하는 여전히 일정한 전력을 원한다. 무언가가 그 차이를 저장해야 하고, 그것이 어디에 앉느냐가 다음 장 전부터.

2.17 왜 보통 두 단인가




그림 23: 혼한 2-stage 구성과 각 노드의 파형. 보정은 앞 블록에서 일어나고 LLC 는 앞 블록이 만든 DC 버스에서 동작한다 — 그리고 라인 주파수의 2배로 맥동하는 전력을 받아 주는 버퍼가 그 사이 400 V 자리에 앉는다. DC 노드의 리플은 실제보다 크게 그렸다.

boost PFC 와 LLC 사이의 버스 커패시터는 두 가지 일을 동시에 하고, 보통 그 둘이 서로 혼동된다.

- 맥동하는 입력 전력과 일정한 출력 전력의 차이를 버퍼링한다.
- LLC 를 상용전원 파형으로부터 격리해서, 탱크가 거의 일정한 입력을 보고 좁은 게인 범위만 덮게 한다.

boost 단을 없애면 그 두 가지 일이 한꺼번에 사라진다. 버퍼링은 다른 데서 해야 하고, 탱크는 이제 초당 100 번 0 으로 떨어지는 정류 사인파에서 직접 일해야 한다. 그 대가가 무엇이고 그런데도 왜 되는가가 이 문서의 나머지가.

3 왜 single-stage 인가, 그 대가는 무엇인가

이 컨버터가 깨뜨리는 것이 앞 절차의 두 단계다. 1단계는 자리 잡을 공칭점이 없다 — 입력이 반사인파로 훑고 지나가기 때문이다. 2단계는 어떤 탱크 하나로도 못 덮는 게인 범위를 요구한다 — 그래서 브리지 자체가 바뀌어야 한다. 4.1 절과 5 절이 그 두 갈래다.

3.1 역률 1 이 고르게 보내 주지 못하는 에너지

Single-Stage PFC LLC 컨버터 설계

정현파 전압과 같은 위상으로 정현파 전류를 끌면 순시 입력 전력이 $\sin^2$ 모양으로 맥동한다. 라인 주파수의 두 배로 0 과 평균의 두 배 사이를 오간다.

식 10

$$p_{in}(t) = V_{ac}I_{ac} [1 - \cos(2\omega t)]$$

부하는 일정한 전력을 원한다. 그 차이는 저장했다가 몇 ms 뒤에 돌려줘야 한다. 이 요구는 토폴로지와 무관하다 — 역률 1 을 요구하는 것만으로 따라 나온다. 버퍼가 받아야 할 불균형이 그림 24 에 있다.




그림 24: 역률 1 은 $2f_l$ 에너지 불균형을 강제한다. 색칠한 두 면적은 같고, 어딘가의 커패시터가 받아 두었다가 돌려줘야 하는 양이다.

3.2 버퍼를 400 V 에서 출력으로 옮기면

2-stage 컨버터에서 그 버퍼는 400 V 에 있는 버스 커패시터다. single-stage 에는 버스가 없으므로 버퍼가 출력으로 옮겨 간다. **출(이)은 바뀌지 않고 그것이 앓는 전압이 바뀐다.** 그리고 커패시터가 돌려줄 수 있는 것은 시작 전압과 부하가 받아 줄 최저 전압 사이의 에너지뿐이다.

식 11

$$E = \frac{1}{2}C(V^2 - V_{min}^2)$$

홀드업이 그 값을 가장 분명하게 보여 준다. 두 구성 모두 같은 T_{hold} 를 전부하로 버텨야 하므로 같은 에너지를 저장해야 한다. 320 V 쯤까지 내려가도 되는 400 V 버스에서 쓸 수 있는 창은 $400^2 - 320^2$ 이고, $V_{o,min}$ 까지 내려가도 되는 수십 V 출력에서는 $V_{out}^2 - V_{o,min}^2$ 으로 수백 분의 일이다. 정전용량은 같은 배수로 커진다. **그 비 하나가 이 아키텍처가 치르는 대가이고**, 다른 무엇보다 먼저 정해야 한다 — 세트에 뱅크가 안 들어가면 바뀌어야 할 것은 출력 전압이다. 7.10 절이 설계 예제로 그 계산을 하는데, 거기서는 결국 홀드업이 아니라 리플이 뱅크를 정한다.

맞바꿈을 한 줄로. boost 단을 없애면 스위치 하나, 인덕터 하나, 다이오드 하나, 400 V 전해 커패시터 하나와 그 손실이 같이 사라진다. 대신 아주 큰 저전압 커패시터 뱅크가 붙고, 부하가 견뎌야 하는 $2f_l$ 출력 리플이 생기고, 훨씬 넓은 범위를 덮어야 하는 공진 탱크가 생긴다. 이 맞바꿈이 좋은가는 부하가 출력 리플을 얼마나 받아 주는가에 거의 전적으로 달려 있다.

3.3 부하가 견뎌야 하는 것

버퍼가 출력에 있으므로 출력에 $2f_l$ 리플이 그대로 실린다. 리플을 걸러 줄 두 번째 단이 없다. 리플은 뱅크와 부하가 정하는 것이지만 제어 루프가 정하는 것이 아니며, 루프로 없앨 수도 없다 — 없애려 들면 대신 입력 전류에 distortion 이 실린다 (6.28 절). **그 값이 얼마나 뽀뽀해야 하는가는 부하의 성질이지 컨버터의 성질이 아니다** — 설계 규칙이 아니라 사양에서 와야 한다. 설계 예제는 몇 % pk-pk 를 허용한다.

4 동작 원리

4.1 게인은 제어 변수가 아니라 경계조건이다

2-stage LLC 에서 컨트롤러는 게인을 지령한다 — 출력이 맞을 때까지 스위칭 주파수를 옮긴다. single-stage PFC LLC 에서는 그럴 수 없다. **양쪽 포트가 모두 전압원**이기 때문이다. 출력은 mF 급 커패시터라 한 스위칭 주기 안에 전압이 못 움직이고, 입력은 정류된 상용전원이라 컨버터가 정하는 것이 아니다. 그래서 순시 게인이 강제된다.

식 12

$$M(\theta) = \frac{n V_{o, eff}}{V_{drive}(\theta)} = \frac{n V_{o, eff}}{\sqrt{2} V_{ac, eq} \sin \theta}$$

θ 는 라인 위상이다. 2-stage 컨버터에서는 출력 전압이 자유롭게 움직이므로 — 루프가 움직인다 — 게인을 지령하는 것이 곧 출력을 지령하는 것이다. 여기서는 두 전압이 모두 밖에서 못박혀 있으므로 그 비도 순간순간 고정돼 있고, 컨트롤러는 그것을 바꿀 수 없다.

그러면 스위칭 주파수를 옮기면 무엇이 달라지나? **Q** 가 — 즉 부하가 얼마나 무겁게 걸리는지가 — 달라진다. 그리고 Q 는 전력이다. 탱크는 내야 할 게인을 받고, 그 게인을 내면서 전류를 얼마나 끌지는 주파수가 정한다. **이 컨버터에서 주파수는 전압 지령이 아니라 전력 지령이다.**

4.2 상쇄되는 두 발산

위 식을 영교차 근처에서 읽으면 불가능해 보인다. $\theta \rightarrow 0$ 에서 요구 게인이 $1/\sin \theta$ 로 한없이 올라간다. 컨버터가 살아남는 것은 같은 순간에 부하도 사라지기 때문이다. 역률 1 인 입력은 $\sin^2 \theta$ 에 비례하는 전력을 끈다.

식 13

$$Q(\theta) = Q_{pk} \sin^2 \theta$$

그리고 부하가 없는(무손실) LLC 는 하측 공진 f_o 에서 게인이 무한대다. 두 발산이 상쇄되고, 상용전원이 0 에 가까워질수록 동작점이 f_o 쪽으로 내려간다 (7.6 절이 설계 예제로 그린다). **그래서 f_o 가 설계 전체의 주파수 하한이고, 오실레이터 클램프를 그 아래에 두는 것은 하드웨어를 부수는 몇 안 되는 실수 중 하나다.**

4.3 주파수 변조가 곧 역률 보정이다

둘을 합치면 제어 법칙이 나온다. 라인 반주기 동안 컨트롤러는 끌어가는 전력이 $\sin^2 \theta$ 를 따르도록 스위칭 주파수를 흘린다. 전류 루프도, 곱셈기도, 별도의 PFC 단도 없다 — **주파수 프로파일 $f_{sw}(\theta)$ 자체가 역률 보정이다.** 7.6 절이 설계 예제의 프로파일을 등가 입력 범위 전체에 대해 보여 준다.

이 프로파일을 구하려면 수치 근 탐색이 필요해 보인다 — θ 마다 게인 식을 f_n 에 대해 풀어야 하고 근이 둘 있다(capacitive 하나, inductive 하나). **필요 없다.** $M_{req} = M_{pk}/\sin \theta$ 와 $Q = Q_{pk}\sin^2 \theta$ 를 넣고 $x = 1/f_n^2$ 로 두면 게인 식이 x 에 대한 3차식이 된다.

식 14

$$\lambda^2 x^3 + (q - 2\lambda(1 + \lambda))x^2 + ((1 + \lambda)^2 - 2q - \frac{u}{M_{pk}^2})x + q = 0, \quad u = \sin^2 \theta, \quad q = Q_{pk}^2 u^2$$

근 하나는 항상 음수다. 3차식이 $x = 0$ 에서 $+q > 0$ 이고 $x \rightarrow -\infty$ 에서 $-\infty$ 로 가므로 $x = 0$ 아래 어딘가에서 0 을 지난다. 나머지 둘은 같은 곡선을 두 번 지나는 자리다. $x > 0$ 에서 탱크의 역게인 $1/M^2$ 은 x 의 함수로 무한대에서 시작해 최소 하나로 내려갔다가 다시 올라간다. 그래서 탱크가 낼 수 있는 요구 게인은 **정확히 두 개의** 양수 x 에서 만난다 — capacitive 교차와 inductive 교차 — 그리고 그때 세 근이 모두 실수다. 물리적인 inductive 근은 **가운데** 것이다. $x = 1/f_n^2$ 이 주파수와 반대로 가기 때문이다. 분기를 고를 필요도 없다 — Cardano 의 삼각함수 형태에서 언제나 $k = 1$ 분기다. 요구 게인이 그 최소보다 낮으면 양수 근이 아예 없는데, 그것은 수치 실패가 아니라 4.8 절의 "해가 없는 경우" 다.

이게 단지 깔끔해서가 아닌 이유. 격자 탐색은 f_n 의 상한이 있어야 하고, 그 상한을 morphing 코너가 아니라 AC 최대에서 잡으면 실제 동작점을 조용히 빠뜨린다. 단한형에는 격자도, 구간도, 초기 추정도 없으므로 그 고장 양식 자체가 존재하지 않는다. 역문제 — 어떤 f_n 을 주는 $\sin^2 \theta$ 를 찾는 것 — 는 2차식이고 역시 정확하다.

영교차 사각지대. $\theta = 0$ 바로 근처에서는 요구 게인이 탱크가 낼 수 있는 것을 넘어서고 컨버터가 그냥 전류를 안 끈다. 토폴로지에 내재한 것이고 입력 전류의 3차 고조파로 나타난다. 달성 가능한 THD 를 정하는 두 요인 중 하나이고, 다른 하나는 전압 루프다(6.26 절).

4.4 FB 핀은 전력 지령이다

데이터시트의 버스트 모드 식과 블록도의 곱셈기를 합치면 FB 전압의 물리적 의미가 나온다. 흔히 말하는 오차 신호가 아니다.

식 15

$$V_{FB} = V_{os} + \frac{2K_{HV}}{K_M K_{FF}} R_{CS} P_{in} = 0.5 \text{ V} + 0.167 \frac{\text{V}}{\Omega \cdot \text{W}} R_{CS} P_{in}$$

FB 조절 범위 2.8 V 를 넣으면 $2.8/0.167 = 16.8 \Omega \cdot \text{W}$ 이고, 이것이 데이터시트의 최대전력 법칙과 정확히 같다. **따라서 최대전력 제한, 버스트 진입, 과부하 검출이 전부 하나의 스케일 위에 있고, 그 스케일이 R_{CS} 다.** 바깥쪽 옴토커플러 루프는 입력 전력을 지령하고, 내부 루프가 그 전력을 라인 사이클에 걸쳐 $\sin^2 \theta$ 로 나눠 준다.

그래서 전류 감지 핀에는 필터도 직렬 저항도 넣을 수 없다. 최대전력 법칙과 과전류 임계가 같은 핀을 읽으므로, 그 핀을 움직이는 것은 무엇이든 둘을 같이 움직인다.

4.5 이 컨버터는 공진의 어느 쪽에서 도는가

2.5 절에서 미뤄 둔 질문이다. 이제 답할 수 있다. single-stage 컨버터는 한쪽을 고르지 않는다. 등가 입력이 10 ms 마다 반사인파를 흘리고, 요구 게인이 거기 따라 흘리고, 동작점이 한 라인 사이클 안에서 f_r 을 넘었다 돌아온다. 사이클의 얼마를 어느 쪽에서 보내는가는 상용전원 전압에 달려 있다.

7.6 절이 설계 예제의 프로파일을 입력 네 가지에 대해 보여 준다.

양쪽 다 설계해야 한다. boost 쪽이 게인 요구와 ZVS 여유를 정한다. buck 쪽이 최고 스위칭 주파수를 정하며 2차를 ZCS 밖으로 내보낸다 — 그래서 일반 LLC에서는 문제가 안 되던 정류기 바디 다이오드와 SR 데드타임이 여기서는 문제가 된다. 라인 피크만, 또는 저입력만 확인한 설계는 둘 중 하나만 본 것이다.

4.6 왜 λ 가 0.5 쯤이어야 하나

일반적인 LLC 는 $m = L_p/L_r$ 을 5 와 10 사이, 즉 λ 를 0.11 과 0.25 사이로 쓴다. single-stage 는 그럴 수 없다. 영교차 근처에서 아주 높은 게인을 내야 하는데 피크 게인은 λ 가 작을수록 떨어지기 때문이다. ST 가 이 부품용으로 내놓은 평가보드가 $\lambda = 0.500$ 으로 돌고, 설계 예제도 그 근처로 나온다 (7.4 절). 이 값은 토폴로지에서 오는 것이지 특정 설계 하나의 사정이 아니다.

대가는 순환 전류다. L_m 이 작으면 자화 전류가 커지는데, 그 전류는 전력을 나르지 않으면서 도통 손실은 낸다 — 부하와 무관하게 언제나. single-stage PFC LLC 는 2-stage LLC 보다 효율이 낮고, 그것은 설계 결함이 아니라 본질이다.

4.7 $f_{sw,max}$ 는 탱크를 검사하는 것이 아니라 계산한다

λ 후보 네 개 중 둘이 규정 최대 스위칭 주파수를 분모에 갖고 있다.

식 16

$$\lambda_2 = \frac{\lambda_1}{1 - \left(\frac{f_r}{f_{sw,max}}\right)^2} \quad \lambda_{TD} = \frac{\lambda_1}{1 - \frac{\pi^2}{8} \left(\frac{f_r}{f_{sw,max}}\right)^2}$$

λ_1 은 순수한 최소 게인 조건이다. 나머지 둘은 같은 조건에 주파수 천장을 접어 넣은 것이다 — 탱크가 주파수를 다 쓰기 전에 가장 낮은 요구 게인에 닿아야 한다는 뜻이다. 흔히 쓰는 $f_{sw,max} = 1.5 f_r$ 이면 제곱한 비가 0.44 이고, 두 분모가 모두 1 보다 한참 아래로 떨어져 $f_{sw,max}$ 라고 적어 넣은 숫자 하나가 탱크에 요구되는 λ 를 거의 두 배로 만든다. 그 값이 f_r 에 가까워지면 분모가 0 으로 가서 요구 λ 가 발산한다.

그럼 $f_{sw,max}$ 는 어디서 오나? 흔한 규칙이 $1.5 \times f_r$ 이다. 이것은 선택이지 한계가 아니다 — 그리고 탱크보다 상류에 있으므로 이 값을 바꾸면 L_m 이 바뀐다. 설계 시트에서 최대값은 보통 결과를 검사할 뿐인데, 이것은 입력이라 둥근 숫자를 무심코 써넣으면 아무도 모르는 사이에 탱크가 바뀐다.

이것을 오실레이터 천장 f_{Max} 와 혼동하면 안 된다. 그쪽은 진짜 한계다 — R_T , C_T , 유희 시간이 실리콘에서 고정하고, 제어 루프가 게인을 아무리 원해도 그 위로는 못 가며, 나중에 k_{ceil} 로 검사한다 (7.3 절). 둘은 설계의 양 끝에 있다. 하나는 탱크를 정하고 다른 하나는 오실레이터가 그 탱크를 감당하는지 보고한다.

4.8 λ 의 반대쪽 한계, 그리고 해가 없는 경우

위 조건은 λ 의 바닥을 정한다. 천장은 반대쪽 끝에서 온다 — 탱크는 가장 낮은 요구 게인에도 닿을 수 있어야 하고, 그것은 등가 입력이 가장 높고 부하가 없을 때 생긴다. 흔한 설계 규칙이 조용히 무너지는 자리가 여기다. LLC 의 무부하 게인은 끝없이 떨어지지 않기 때문이다. 주파수를 올려도 한계(점근선)까지만 내려간다.

식 17

$$M_{\infty} = \lim_{f \rightarrow \infty} M_{no\ load} = \frac{1}{1 + \lambda}$$

요구 최소 게인이 M_{∞} 아래에 있으면 어떤 주파수도 조건을 만족하지 못한다. 그 주파수를 푸는 스프레드시트는 숫자 대신 오류를 돌려주는데, 그 오류를 수식이 깨진 것으로 오해하기 쉽다. 아니다 — 질문에 답이 없는 것뿐이다.

어떤 탱크가 점근선 위에 있는지 아래에 있는지는 1 % 남짓의 문제이고, 어떤 전부하 검사도 그것을 보여 주지 않는다. 7.4 절이 설계 예제에 대해 보고한다.

해가 없다는 것이 불합격은 아니다. 고입력 무부하는 주파수 제어가 아니라 **버스트 모드**가 맡는 영역이다. 부하가 걸리면 게인 곡선이 더 내려가 코너가 더 일찍 오므로 전부하 검사는 영향을 받지 않는다 — 그래서 이게 눈에 안 띄는 것이다. 알아 둘 것은 어느 후보 권선비가 아직 주파수만으로 무부하를 조절할 수 있는가이고, 그것은 어떤 전부하 수치로도 알 수 없다.

5 Topology morphing

공진 탱크가 전부하에서 실제로 쓸 수 있는 게인 범위는 대략 1.5 : 1 이다. 유니버설 상용전원은 2.93 : 1 을 요구한다. 어떤 탱크 하나로도 그 범위를 덮으면서 ZVS 를 지킬 수 없으므로, L6790A 는 대신 브리지를 바꾼다.

상용전원 피크가 235 V 아래면 **풀브리지**로 돌아 탱크를 레일의 두 배로 구동한다. 245 V_{pk} 위면 **하프브리지**로 돈다. 그래서 탱크가 보는 것은 등가로 173.2 ~ 332.3 Vac, 즉 1.92 : 1 이 되고, 탱크 하나로 덮을 수 있다.




그림 25: Morphing 이 2.93 : 1 의 상용전원 범위를 탱크에서 1.92 : 1 로 접는다. 최악 코너는 상용전원 범위의 양 끝이 아니라 morphing 경계다.

5.1 풀브리지

대각선 쌍이 함께 도통한다. S1 과 S4 가 탱크에 $+V_{in}$ 을, S2 와 S3 가 $-V_{in}$ 을 걸므로 구동은 진폭 V_{in} 의 사각파이고 그 기본파는 $(4/\pi) V_{in}$ 이다. 네 소자 모두 스위칭하고, 각각 매 주기의 절반씩 탱크 전류를 흘린다.




그림 26: 풀브리지: 반주기별 도통 경로와 그 결과 탱크에 걸리는 구동 전압.

5.2 하프브리지

LOUT2 를 계속 High 로 붙들어 둔다. S3 는 절대 안 켜지고 S4 는 절대 안 꺼지므로 2번 레그의 중점이 접지가 되고, 브리지 출력이 0 과 V_{in} 사이를 오간다. C_r 은 이미 탱크에 직렬로 있으므로 그렇게 생긴 $V_{in}/2$ 의 DC 를 공짜로 막아 주고,

Single-Stage PFC LLC 컨버터 설계

탱크는 $\pm V_{in}/2$ 를 본다 — 기본파로는 $(2/\pi) V_{in}$, 정확히 절반이다. 추가 부품이 하나도 없다.




그림 27: 하프브리지: 2번 레그가 스위칭을 멈추고, 비대칭 구동이 만드는 DC 를 C_r 이 없앤다.

가만히 있는 소자가 가장 뜨겁다. S4 는 스위칭을 전혀 안 하지만 탱크 전류 전체를 계속 흘린다. 스위칭을 안 한다는 바로 그 이유로 놓치기 쉽고, 설계 예제에서는 손실 항목 중 가장 큰 하나다 (7.11 절).

5.3 컨트롤러는 이것 어떻게 하나

두 모드 사이에서 바뀌는 게이트 신호가 하나뿐이다. morphing 에 추가 하드웨어가 전혀 안 드는 이유가 그것이다. 임계값 자체는 IC 내부의 고정 상수라 설계자가 움직일 수 없다. R_{CFG} 가 정하는 것은 morphing 을 켜지 말지와 브라운아웃 임계가 어디인지, 그 둘뿐이다.




그림 28: 두 모드에서의 브리지 구동 신호 네 개. LOUT2 를 High 로 붙들어 두는 것, 그게 전부다.

5.4 히스테리시스 밴드, 그리고 진짜 범위

두 임계는 같은 숫자가 아니다. 올라갈 때는 $245 V_{pk}$ 에서 하프브리지로 떨어지고, 내려올 때는 $235 V_{pk}$ 에서 풀브리지로 돌아온다. $10 V$ 의 히스테리시스가 임계에서 모드가 왔다 갔다 하는 것을 막아 주지만, 대신 **235 와 $245 V_{pk}$ 사이에서는 상용전원 전압만으로 모드가 정해지지 않는다** — 어느 방향에서 왔는가가 정한다.

각 임계를 그 모드가 보장되는 쪽에 배경하면 설계 범위는 $173.2 \sim 332.3 V_{ac}$ ($1.92 : 1$) 이다. 밴드까지 넣으면 **$166.2 \sim 346.5 V_{ac}$ ($2.08 : 1$)** 이 된다. 이 설계는 넓은 쪽에서도 전 항목을 통과하지만, 여유가 적은 설계라면 통과하지 못한다. 사양을 조일 때 좁은 쪽 숫자를 쓰면 안 된다.




그림 29: 어느 모드가 어디에 적용되는가. 밴드 안에서는 상용전원이 어느 방향에서 왔는지에 따라 모드가 달라진다.

이 밴드를 실제로 만나는 곳. 실사용 계통은 $166 \sim 173 V_{rms}$ 에 앉아 있지 않으므로, 현장에서는 기동할 때 모드가 정해지고 그대로 간다. 밴드는 프로그래머블 AC 소스와 라인 답-서지 시험에서 만난다. 임계를 넘길 때 램프가 아니라 스텝으로 볼 것 — 램프는 전압 루프에 따라갈 시간을 주고, 스텝은 주지 않는다.

전환 과도. 임계를 넘는 순간 탱크 구동이 한 라인 사이클 안에 $2 : 1$ 로 바뀌고 f_{sw} 가 그것을 따라가야 하는데, 전압 루프는 수십 Hz 에서 교차한다. 루프가 회복할 때까지 출력이 내려앉는다. 이 사건은 **홀드업 조건보다 덜 가혹하다** — 홀드업은 T_{hold} 동안 전력을 아예 끊는 것이고 그 조건은 이미 만족하므로, C_{out} 을 키우거나 루프를 빠르게 할 이유가 아니다. 다만 그 비교를 시뮬레이션으로든 실측으로든 시간 영역에서 확인한 적은 아직 없다.

6 설계 절차

Single-Stage PFC LLC 컨버터 설계




그림 30: 전력단 전체. 브리지 정류기가 하프/풀브리지 레그 쌍을 직접 먹인다 — 벌크 커패시터도 boost 단도 없다. 2차는 두 가지로 그려 놓았다: 센터탭(방안 1)과 풀브리지(방안 2).

2차를 어느 쪽으로 할지는 탱크보다 먼저 정한다. 2차 구성이 N_{rect} 를, 따라서 반사 전압을 정하기 때문이다. 센터탭은 도통 경로에 소자가 하나이고 풀브리지는 둘이므로, 낮은 출력 전압에서는 센터탭이 2차 도통 손실을 절반으로 만든다. 대신 소자 내압이 두 배가 되고, 2차 권선은 절반의 시간만 쓰인다. 이 설계는 센터탭을 쓴다.

아래 순서는 각 값이 실제로 서로에게 의존하는 순서다. 순서를 어기면 탱크를 다시 잡게 된다.

6.1 설계 사양

7.1 절의 설계 예제가 사양을 성격별로 나눠 전부 적는다. 아래 절차는 거기를 가리키기만 하고 다시 적지 않는다. 다만 단서 둘은 모든 단계에 걸린다. 라인 주파수는 낮을수록 나쁘다 — f_l 이 들어가는 값은 전부 $f_{l,min}$ 으로 낸다. 그리고 홀드업은 최악 라인 위상, 즉 리플 골에서 잤다.

6.2 등가 입력 범위

가장 자주 틀리는 단계다. Morphing 이 있으면 탱크가 보는 것은 아래쪽 90 Vac 와 위쪽 264 Vac 가 아니다. 브리지 모드가 정하는 등가 입력을 본다.

식 18

$$V_{ac,eq} = 2 V_{ac} \quad (\text{full bridge}) \quad V_{ac,eq} = V_{ac} \quad (\text{half bridge})$$

Single-Stage PFC LLC 컨버터 설계

하프브리지 경계에서 상용전원은 $245 V_{pk}$ 이고 탱크는 등가로 $173.2 V_{ac}$ 를 본다. 풀브리지 경계에서는 상용전원이 $235 V_{pk}$ 이고 풀브리지이므로 탱크는 $332.3 V_{ac}$ 를 본다. 이 두 경계가 설계 코너이지 상용전원 범위의 양 끝이 아니다 — 낮은 쪽이 게인과 ZVS 의 최악, 높은 쪽이 스위칭 주파수의 최악이다.

6.3 권선비와 반사 전압

권선비는 언제나 실효 출력 전압과 곱해진 형태로만 나타난다. 그래서 중요한 것은 반사 전압이다.

식 19

$$V_{refl} = n V_{o, eff} = n(V_{out} + N_{rect} V_f)$$

구분해야 할 비가 둘이다. n 은 게인 식에 들어가는 등가모델 비이고, n_T 는 누설을 L_r 로 통합한 물리 권선비다. $\lambda \approx 0.5$ 에서 둘의 차이는 20 % 가 넘는다. 6.9 절에 그 관계가 있고, 트랜스포머 도면에는 턴수뿐 아니라 개방·단락 인덕턴스를 함께 적어야 한다.

6.4 공진 탱크

센터탭 2차의 등가 AC 부하 저항은 다음과 같다.

식 20

$$R_{ac} = \frac{4}{\pi^2} \frac{n^2 V_{o, eff}^2}{P_{in, LLC}}$$

$P_{in, LLC}$ 는 공진 단으로 들어가는 전력이다. 앞의 4 는 보통 쓰는 8 에 분모로 평균이 아니라 라인 피크 전력 2P 를 넣은 것이다 — 아래 주의 상자 참조.

낮은 등가 코너의 게인 요구와 ZVS 요구가 함께 품질계수의 상한 Q_{ZVS} 를 잡고, 그러면 $R_{ac} Q_{ZVS}$ 가 탱크를 치수 잡는 임피던스가 된다. 그것이 식 2 로 C_r 을 정하고, C_r 과 목표 f_r 이 L_r 을 정한다. 그다음부터는 규칙 셋이 산수보다 중요하다.

- 계산값 셋은 하나의 탱크가 아니다. C_r 은 설계 임피던스에서 나오고, L_r 은 선정된 C_r 과 짝이 되는 값이라 $R_{ac} Q_{ZVS} / 2\pi f_r$ 이 아니다. 그리고 L_m 값은 고입력 무부하가 요구하는 λ 로 L_r 을 나눈 것인데, 설계가 그 조건을 알면서 만족시키지 않을 수도 있으므로(4.8 절) 그쪽으로 반올림할 값이 아니다.
- L_m 을 절대 올림하지 않는다. λ 가 내려가고 ZVS 여유가 함께 사라진다. C_r 을 계산값보다 크게, L_m 을 작게 하면 반대 효과다 — Q_{pk} 가 내려가고 λ 를 지킨다.
- Q_{ZVS} 상한에 붙지 말고 그 아래에 앉는다. 그 차이가 설계의 ZVS 여유 대부분을 만들고, 반올림의 결과가 아니라 선택이다. L_m 은 n 과 함께 골라서 $n_T = n\sqrt{1+\lambda_{act}}$ 가 실제로 감을 수 있는 비에 떨어지게 한다.

같은 식을 라인 피크에서 평가한 것이다. 어느 LLC 교과서나 $R_{ac} = (8/\pi^2)n^2 V_o^2/P$ 로 쓰고, 2-stage 컨버터는 출력 전력이 하나뿐이라 그것으로 끝난다. 여기서는 끌어가는 전력이 $p(\theta) = 2P \sin^2 \theta$ 이므로 R_{ac} 를 한 순간에 못박아야 한다. 라인 피크에 못박으면 — $p = 2P$ 이고 탱크가 가장 무겁게 걸리는 순간이다 — 8 이 4 가 된다. 다른 공식이 아니고, 하프브리지나 풀브리지냐와도 아무 상관이 없다 — 브리지 계수는 등가 입력 전압에 들어간다. 그러면 Q 는 라인 피크에서의 품질계수를 뜻하고, 다른 위상은 $Q(\theta) = Q_{pk} \sin^2 \theta$ 다. 2-stage 쪽 값을 그대로 가져오면 부하를 2배 과소평가하고 뒤따르는 탱크 값이 전부 틀린다.

6.5 ZVS 검증

대부분의 설계 가이드에 있는 단한형 ZVS 추정식은 적합식이고, 게다가 컨버터가 실제로 도는 Q 가 아니라 설계값 Q_{ZVS} 에서 평가한다. 전 영역 스위칭과 대 보면 **양쪽 어느 방향으로도** 수십 % 씩 틀리고, 부호는 탱크에 따라 달라진다. 과대평가 쪽이 위험하다 — 없는 ZVS 여유를 있다고 보고하기 때문이다.

그리고 어느 λ 를 넣을지 알려 줘야 한다. 그 약식은 첨자 없는 λ 로 쓰여 있는데, 실제로는 설계 λ — 후보 넷 중 가장 큰 값 — 를 설계 Q_{ZVS} 와 함께 넣으라는 뜻이다. 탱크가 정해진 뒤 이 기호가 어디서나 뜻하는 값인 λ_{act} 를 넣어 같은 식을 읽으면 위상이 음수로 나올 수도 있다 — 넉넉히 inductive 인 탱크에 대해 capacitive 라는 답이다. 스위칭에는 그런 모호함이 없다. λ_{act} 와 그 순간의 Q 를 쓰고, 그것이 하드웨어가 갖고 있는 값이다.

믿을 수 있는 방법은 **선정된** 탱크로 θ , 입력 전압, 부하를 전부 훑어서 최소값을 취하는 것이다. 7.5 절이 이 설계에서 그것을 돌리고, 단한형 오차의 양쪽 방향에 숫자를 붙이며, 최악점은 짐작할 만한 자리가 아니다.

6.6 컨버터는 공진의 어느 쪽에서 도는가

f_r 아래에서 2차 전류는 사이 구간이 있는 잘린 사인파이고 도통비 $d = f_{sw}/f_r$ 이 1 보다 작다. f_r 위에서는 전류가 연속이고 d 가 1 에 물린다. 정격과 손실의 바탕인 실효값 식에 d 가 들어가므로, 이 차이는 말이 아니라 실제다.

어느 쪽에서 도는가는 따로 고르는 것이 아니다. 권선비가 정한다. 요구가 $M_{req} = 2nV_{o,eff}/(\sqrt{2}V_{eq})$ 이므로 n 이 크면 더 큰 게인을 요구하고, 게인이 크다는 것은 below 로 더 내려간다는 뜻이다. 같은 탱크에 후보 트랜스포머 둘을 걸면 같은 상용전원 전압에서 f_r 의 반대쪽에 앉을 수 있다.

트랜스포머를 발주하기 전에 정할 것. 후보 권선비를 게인 여유만 놓고 비교하면 이것이 가려진다. 그리고 양쪽이 2차에 주는 부담은 서로 다르다 — below 에서는 정류기가 전류 0 에서 꺼지고, above 에서는 그렇지 않다.

6.7 라인 사이클에 걸친 전류

정격은 최악의 스위칭 주기에서 나오고 손실은 라인 사이클 실효값에서 나온다. 다른 숫자이고 섞으면 안 된다. single-stage 에서는 특히 두 가지 규칙이 더 붙는다.

- 1차 소자와 감지 저항이 보는 것은 **합성** 탱크 전류다. 반사된 부하 전류와 자화 전류의 합인데, 그 피크는 두 피크의 합도 아니고 둘 중 큰 값도 아니다 — 서로 다른 순간에 최대가 되기 때문이다.
- below 에서 2차는 매 반주기의 $d = f_{sw}/f_r$ 동안만 도통한다. 그 도통비를 빼먹으면 실효값을, 그리고 그 제곱으로 손실을 과대평가한다.

7.7 절이 설계 예제의 합성 전류를 그린다.

6.8 트랜스포머

탱크 쪽에는 L_r 과 L_m 과 비 하나가 있고, 트랜스포머 쪽에는 턴수와 개방 인덕턴스와 누설이 있다. 한쪽에서 다른 쪽으로 넘어가는 자리에서 공진 설계의 실수가 대부분 나온다. **서로 다른 권선비 둘과 서로 다른 인덕턴스 둘이 거의 같은 이름을 갖고 있기 때문이다.** 2.12 절이 이 트랜스포머가 왜 그렇게 치수 잡히는지는 이미 설명했다. 이 절은 그것을 벤더가 켈 수 있는 숫자로 바꾼다.

도면의 모든 숫자는 세 파형 — 1차 권선 전류, 2차 권선 각각의 전류, 2차 권선 전압 — 중 하나에서 읽거나 벤치 시험 하나에서 읽는다. 설계 예제의 그림 40 가 설계 예제의 파형 위에 그 자리를 표시하고, 표 2 가 표시마다 무엇을 정하고

Single-Stage PFC LLC 컨버터 설계

어느 구간에서 읽는지를 적는다. 이어지는 절들이 그 항목을 유도한다.

표시	항목	어디서, 어느 구간에서 읽나	무엇을 정하나
1	1차 피크 전류	i_p 의 꼭대기: 자화 램프 위에 얹힌 부하 전류의 반사인파. 최악 스위칭 주기: 라인 피크, 최소 등가 입력, 전부하.	1차 스위치와 OCP1 여유. 포화 시험은 아니다 .
2	1차 실효 전류	i_p^2 을 스위칭 주기 전체로 평균한 뒤 라인 반주기로 평균. 1차가 직렬이라 모든 유닛이 같은 전류를 흘린다.	1차 동선: 유닛당 $A_{cu} = I_{rms}/J$
3	자화 전류 피크	스위칭 순간의 점선 i_{Lm} . below에서는 f_{sw} 에도 부하에도 무관하고 V_{out} 에만 달려 있으므로 매 주기 같다.	피크 자속. 그리고 V_{OVP2} 로 환산한 DC 중첩 시험 전류(표시 7)
4	2차 피크 전류	두 2차 권선 중 어느 쪽이든 펄스의 꼭대기, 같은 최악 주기. 유닛당으로는 정류 레그 값의 $1/N_x$ — 2차가 병렬이라.	정류기 피크 정격. 포일 단자
5	2차 실효 전류, 권선마다	권선마다 주기당 펄스 하나이므로 쉬는 절반을 포함해 주기 전체로 실효값을 내고, 그다음 라인 반주기로 평균.	2차 동선: 권선당·유닛당 $A_{cu} = I_{rms}/J$
6	권선 볼트-초	정류기가 도통하는 공진 반주기 $T_r/2$ 동안 2차 권선 전압이 V_{out} 이다. 그 면적이 자속 스윙 $2 N_s A_e B_{pk}$ 이고, 이 구간은 $T_r/2$ 보다 길어지는 일이 없으므로 f_r 이 최악이다.	코어 면적과 $N_s: A_e \geq V_{out}/(4 f_r N_s B_{max})$
7	DC 중첩(포화) 시험	파형이 아니다. 2차를 열고 1차에 DC 전류를 흘려 1차 인덕턴스를 전류에 대해 읽는다. 시험 전류는 표시 3을 컨트롤러가 허용하는 최고 출력 V_{OVP2}/V_{out} 로 환산한 값이다.	코어 포화 여유. 벤더가 시험하는 숫자
—	L_{open}, L_{short}	2차를 열고, 그다음 단락하고 1차에서 LCR 미터로. 단자량이므로 벤더가 시험할 수 있다.	$L_m + L_r$ 과 L_r : 탱크 자체

표 2: 그림의 표시마다 정하는 것. 전류는 조립체의 유닛당이다 — 1차는 직렬, 2차는 병렬.

6.9 두 개의 비, 두 개의 인덕턴스

누설을 전부 1차로 넘기면 탱크는 비가 n 인 이상 트랜스포머, 직렬 L_r , 병렬 L_m 을 본다. 그 n 은 감는 비가 **아니다**. 결합계수를 k 라 하면

식 21

$$n = k n_T, \quad k = \sqrt{\frac{L_m}{L_m + L_r}} = \frac{1}{\sqrt{1 + \lambda}}$$

이므로 $n_T = n\sqrt{1+\lambda}$ 다. $\lambda \approx 0.5$ 에서 둘은 20 % 넘게 차이가 나고, 그것은 어떤 게인 여유보다도 크다.

인덕턴스도 똑같이 둘로 갈린다. 탱크 모델은 L_r 과 L_m 을 쓰고, 물리 트랜스포머는 자화 인덕턴스 L_μ 와 양쪽 누설로 기술된다.

식 22

$$L_\mu = \sqrt{L_m(L_m + L_r)}, \quad L_{L1} = L_m + L_r - L_\mu, \quad L_{L2} = \frac{L_{L1}}{n_T^2}$$




그림 31: 같은 트랜스포머를 두 가지로 그린 것. 위는 감은 대로: 누설이 양쪽에 나뉘고, 물리 자화 인덕턴스 L_μ 가 병렬이며, 감는 비 $n_T : 1$. 아래는 1차로 환산한 것: L_r 하나, L_m 하나, 그리고 더 이상 감는 비가 아닌 이상 비 $n : 1$. 두 병렬 소자는 같은 숫자가 아니고 $-L_\mu = \sqrt{(L_m(L_m + L_r))}$ — 두 비도 같지 않다.

저 3소자 형태는 누설이 양쪽에 고르게 나뉜다고 가정한 것이다. 실제 배분은 설계가 아니라 권선 배치가 정한다. 그리고 상관없다 — 탱크가 보는 것은 계측기로 잴 수 있는 두 값뿐이다.

6.10 트랜스포머 사양서에 무엇을 적어야 하나

단자에서 측정 가능한 인덕턴스는 둘뿐이고, 그 둘이 정확히 탱크가 필요로 하는 둘이다.

식 23

$$L_{open} = L_\mu + L_{L1} = L_m + L_r, \quad L_{short} = L_{L1} + \frac{L_\mu n_T^2 L_{L2}}{L_\mu + n_T^2 L_{L2}} = L_r$$

L_{open} 은 나머지 권선을 모두 개방하고 1차에서 재고, L_{short} 는 2차를 단락하고 잰다. 이 둘과 턴수를 적고, L_μ 는 절대 적지 말 것 — 어느 단자쌍에서도 L_μ 는 측정되지 않으므로 벤더가 검사할 수 없고, 그 값을 맞춘 부품이 탱크를 못 맞출 수 있다. 턴수도 숫자로 적어 둘 것: 2차가 1 ~ 2턴이면 그 권선의 인덕턴스를 인출선 루프가 지배하므로 $\sqrt{(L_1/L_2)}$ 로는

권선비가 나오지 않는다.

6.11 자속은 1차가 아니라 2차가 정한다

그림 40 의 표식 6: 2차 권선 전압은 높이 V_{out} 쪽 $T_r/2$ 의 직사각형이고, 그동안 자속이 $-B_{pk}$ 에서 $+B_{pk}$ 로 스윙한다. 식은 그 면적을 $2 N_s A_e$ 로 나눈 것이고, 다른 것은 하나도 들어가지 않는다.

below 에서 2차는 공진 반주기 동안 도통하고 그 내내 출력 전압이 2차 권선에 걸린다. above 에서는 더 짧은 스위칭 반주기 동안 도통하므로, 라인 사이클 어디서나 f_r 이 최악이다.

식 24

$$B_{pk} = \frac{V_{out, eff}}{4 f_r N_s A_e} \implies A_e \geq \frac{V_{out, eff}}{4 f_r N_s B_{max}}$$

N_p 가 아예 나오지 않는다. 1차 턴수를 늘려도 자속은 안 내려가고, 2차 턴수를 늘려야만 내려간다. 2차를 1턴으로 하고 싶은 저전압 대전류 출력에서는 불편한 결과다. N_s 를 절반으로 하면 필요한 코어 면적이 두 배가 된다 — 대전류에는 1턴이 당연해 보이는데도 코어 면적에서는 비싼 이유다.

같은 자속을 인덕턴스로 계산하려면 반드시 물리 L_μ 를 써야 한다. $B_{pk} = L_{\mu, pk} / (N_p A_e)$ 는 위 식으로 정확히 정리된다. 탱크 모델의 L_m 을 실제 N_p 와 함께 쓰면 자속을 $\sqrt{1+\lambda}$ 만큼 $-\lambda \approx 0.5$ 에서 대략 4분의 1 — 과소평가한다. L_m 가지는 $n V_{out}$ 을 보는데 실제 권선은 $n_T V_{out}$ 을 반사하기 때문이다.

6.12 코어 고르기 — 두 면적, 그리고 보통 결정하는 쪽

코어는 서로 무관한 두 조건을 만족해야 한다. 자기 조건은 위 식이다 — 고른 턴수에서 자속을 담을 만큼의 단면적 A_e . 전기 조건은 권선창 A_N 이다 — 전류가 요구하는 동선이 들어갈 자리. 카탈로그는 둘 다 적고, 그 곱이 핸드북에서 말하는 면적곱이다. 어느 쪽이든 결정 조건이 될 수 있다.

자속 검사는 A_e 가 아니라 A_{min} 으로 읽을 것. A_e 는 인덕턴스용 유효 면적이고, A_{min} 은 자속이 실제로 지나야 하는 가장 좁은 단면이다. PQ 코어에서 둘은 10 ~ 20 % 다르고, 먼저 포화하는 것은 A_{min} 이다 — 실제 피크는 $B_{pk} A_e / A_{min}$ 이다. 두 값 다 데이터시트에 있는데 보통 하나만 쓴다.

single-stage PFC LLC 에는 셋째 조건이 있고, 보통 그것이 결정한다 — 누설 인덕턴스가 L_r 로 나와야 한다. 1차에서 미터가 읽는 값의 비로 쓰면

식 25

$$\frac{L_{short}}{L_{open}} = \frac{L_r}{L_m + L_r} = \frac{\lambda}{1 + \lambda}$$

$\lambda \approx 0.5$ 에서 대략 3분의 1 이다. 결합이 최대한 좋게 감은 보통의 트랜스포머는 몇 % 를 누설한다. 이것은 그보다 한 자릿수 더, 일부러 누설해야 한다. 그만한 누설은 권선 공차가 아니라 권선 기하이고, 기하는 창 면적을 먹는다. A_e 와 동선에서 통과한 코어가 여기서 떨어질 수 있다.

6.13 권선 배치가 곧 누설이다

누설은 한 권선에는 쇠고하고 다른 권선에는 안 하는 자속이므로, 두 권선이 얼마나 떨어져 있고 창이 얼마나 그 사이를 가르느냐가 정한다. 설계자에게 주어진 손잡이는 하나이고, 순서는 잘 알려져 있다.

- **인터리브** — 1차, 2차, 1차를 동심으로. 누설이 가장 작고 보통 1 ~ 2 % 다. 보통의 포워드나 플라이백 트랜스포머가 원하는 것이고, 여기서 필요한 것과 정반대다.
- **동심, 인터리브 없이** — 1차 전체, 그 위에 2차 전체. 몇 %. 아직 한참 모자란다.
- **나란히** — 권선 폭의 한쪽 절반에 1차, 다른 절반에 2차. 수십 % 이고 둘 사이에 둔 간격으로 조절된다. **single-stage 탱크가 요구하는 배치가 이것이고**, 창이 넉넉해야 하는 이유다 — 절반씩 두 권선에 가고, 남은 것의 일부는 일부러 비운다.
- **자기 섀트** — 두 권선 사이 창에 넣는 페라이트 막대. 누설 자속을 일부러 나른다. 권선 폭을 안 쓰고 누설을 사지만, 부품 하나와 잡기 더 어려운 공차가 대가다.

이것은 통념을 뒤집는다. 어느 트랜스포머 교과서나 인터리브하라고 한다. 다른 모든 토폴로지에서도 누설은 손실이고 오버슈트이기 때문이다. 여기서 L_r 은 탱크가 필요로 하는 설계값이고, 결함을 "개선" 한 벤더는 컨버터를 망가뜨린 것이다 — f_r 이 움직이고 λ 가 무너지고 게인 곡선이 같이 간다. 도면에, L_{short} 옆에, 말로 적어 둘 것.

6.14 갭, 그리고 도면에 갭을 적으면 안 되는 이유

L_m 은 이 크기의 갭 없는 코어가 주는 값보다 두 자릿수 아래이므로 코어에 갭을 둔다. 턴수에서 따라 나오는 인덕턴스 계수는

식 26

$$A_L = \frac{L_{open}/N_x}{N_p^2} \quad g \approx \frac{\mu_0 A_e}{A_L}$$

이고 N_x 는 조립체를 이루는 유닛 수다. 둘째 식은 추정일 뿐이다 — 갭이 자기저항 전부를 맡는다고 가정하고 프린징을 무시하는데, 프린징은 언제나 실제 갭을 이 예측보다 크게 만든다. A_L 을, 더 좋게는 L_{open} 자체를 적고 갭은 벤더에게 맡길 것 — 그것이 벤더가 연마해 맞추는 숫자이고, 미터로 확인할 수 있는 숫자다.

6.15 창 — 동선, 전류 밀도, 실제로 들어가는 것

그림 40 의 표시 2 와 5. 동선은 라인 사이클 실효값으로 치수 잡는다 — 스위칭 주기마다의 실효값(트레이스 아래 괄호)을 라인 반주기에 걸쳐 I^2 로 평균한 것(왼쪽 아래 패널). 2차 값은 권선당·유닛당이다 — 권선마다 주기당 펄스 하나이고, 쉬는 절반이 평균 안에 들어 있다.

권선마다 자기 실효 전류와 설계가 식힐 수 있는 전류 밀도로 정해지는 도체 단면이 필요하다.

식 27

$$A_{cu} = \frac{I_{rms}}{J} \quad \sum_w N_w A_{cu, w} \leq k_u A_N$$

J는 상수가 아니라 가정이다. 이 크기의 트랜스포머가 자연 대류에 있으면 $4 \sim 5 \text{ A/mm}^2$ 가 보통이고, 밀폐되면 그보다 낮다. k_u 는 창 이용률이고 작다 — 둥근 다발 속의 둥근 선, 절연, 보빈 벽, 마진, 층간 테이프가 빠지면 리츠선일 때 창의 **0.3 이하**만 동선이다. 맨 동선만으로 치수 잡으면 들어가는 양을 세 배 과장한다.

1차 전류는 유닛 사이에서 나뉘지 않는다. 1차가 직렬이면 모든 유닛이 1차 전류 전부를 흘리고, 2차만 나눠 갖는다. 그래서 1차 동선은 유닛마다 큰 트랜스포머 하나일 때와 같고, 2차 동선은 나뉜다 — 저전압 대전류 출력에서 분할이 도움이 되는 이유가 정확히 이것이다.

6.16 표피 깊이, 그리고 동선이 한 가닥이 아닌 이유

스위칭 주파수에서 전류는 도체를 채우지 않는다. 다음 깊이의 표면층에 몰린다.

식 28

$$\delta = \sqrt{\frac{\rho}{\pi f \mu_0}}$$

100 ~ 200 kHz 범위의 직렬 공진이면 100 °C 구리에서 약 **0.2 mm**다. 2δ 보다 두꺼운 도체는 2δ 짜리보다 전류를 더 흘리지 못한다 — 무게만 늘다. 더 나쁘게는 다른 턴의 자계가 각 도체에 순환 전류를 만들고(근접 효과), 두 권선이 서로의 누설 자계 안에 앉는 나란히 배치에서는 그 향이 표피 향을 지배할 수 있다.

- 1차에는 **리츠선**. 가닥 각각이 2δ 보다 훨씬 가늘고 따로 절연되고 꼬여 있다. 이 주파수에서 가닥 지름 0.2 mm 쯤이 흔한 선택이다.
- 2턴 대전류 2차에는 보통 선보다 **구리 포일**이 낫다. 두께를 δ 근처로 두면서 폭으로 창을 채울 수 있고, 센터탭 단자 처리가 좋다.
- 무엇을 고르든 권선을 데우는 것은 AC 저항이다. DC 저항 $\rho l_N/A_{cu}$ 는 바닥이지 답이 아니다.

6.17 절연과 마진, 그것이 창에서 차지하는 몫

트랜스포머는 전원 전체의 절연 장벽이므로, 동선 문제로 보이는 권선이 안전 문제이기도 하다. 흔한 방식이 둘이고 창을 다르게 쓴다. **마진 테이프**는 보빈 양 끝에 연면 마진을 남긴다 — 유니버설 상용전원의 강화 절연이면 보통 양쪽 3 mm 씩 — 그래서 쓸 수 있는 권선 폭에서 6 mm를 빼고, 재료비는 안 든다. **3중 절연선**은 마진이 필요 없어 권선이 폭 전부를 쓰지만, 같은 동선에 선이 더 굵고 값이 더 나간다.

나란히 배치에서는 마진이 두 번 든다 — 절연을 위해 한 번, 누설을 정하는 간격을 위해 또 한 번. 창 예산에 둘을 다 넣을 것. 아니면 발주한 부품이 계산한 부품이 아니게 된다.

6.18 손실, 그리고 도면이 견뎌야 하는 온도

- **코어 손실**은 표제값이 아니라 동작 자속과 주파수에서 재료 곡선을 읽는다. 데이터시트는 P_V 를 한 점 — 100 kHz에서 100이나 200 mT — 에서 적고, 다른 자속·다른 주파수의 설계는 곡선에서 읽어야 한다.
- **동손**은 $I^2 R_{ac}$ 이고 R_{ac} 가 앞 절의 주제다. 두 권선 다 세고, 나란히 배치에서는 근접 향이 작지 않다.

- 온도 상승이 설계를 실제로 제한하는 것이고, 표면적과 기류에 달려 있는데 둘 다 위의 어느 식에도 없다. 계산한 손실은 열 실측의 입력이지 답이 아니다.

여기서는 자속과 손실이 같이 움직이지 않는다. B_{pk} 는 f_r 에서 2차 볼트-초가 정하므로 컨버터가 더 빨리 돌아도 안 바뀐다 — 그런데 코어 손실은 바뀌고, single-stage 에서는 주파수가 라인 사이클에 걸쳐 훑는다. 코어는 스위치의 바닥에서 최악 자속을, 꼭대기에서 주기 수당 최악 손실을 본다.

6.19 포화 시험 전류는 권선 피크 전류가 아니다

그림 40 의 표시 3 과 벤치 패널. 요구할 전류는 스위칭 순간의 점선 자화 트레이스 피크를 과전압 천장으로 환산한 것이다 — 표시 1 의 권선 전류 피크가 아니다.

DC 중첩 시험은 나머지 권선을 전부 개방하므로 1차 기자력을 2차가 상쇄해 주지 않고, 같은 전류가 동작 중보다 훨씬 큰 자속을 만든다. 2.12 절의 플라이백 조건을 일부러 만든 것이다. 그 시험에서 동작 자속을 재현하는 전류를 요구할 것.

식 29

$$I_{eq} = \frac{B_{pk} N_p A_e}{L_\mu}$$

분모가 L_μ 이지 L_{open} 이 아니다. 개방 시험에서 1차 전류는 전부 자화 전류이므로 코어에 쇄교하는 것은 자속 쇄교 중 L_μ 몫이고, 나머지는 어떤 코어도 돌지 않는 1차 누설이다. L_{open} 으로 나누면 전류를 $1/\sqrt{1+\lambda}$ 만큼 — $\lambda \approx 0.5$ 에서 5분의 1 쯤 — 과소평가한다. 공짜 검산이 있다: 답은 반드시 $i_{\mu, pk}$ 와 같아야 한다. 그 시험에서 둘은 같은 전류이기 때문이다.

대신 탱크 피크 전류를 그대로 건네주면 어떤 페라이트도 못 내는 자속 밀도를 요구하는 셈이고, 벤더는 코어를 지나치게 키우거나 되묻는다. I_{eq} 위에 임의의 마진을 얹을 일도 없다 — 코어가 견뎌야 할 자속 천장은 컨트롤러가 차단하기 전에 허용하는 최고 출력 전압으로 이미 정의돼 있다. I_{eq} 에 그 비를 곱하면 지어낼 숫자가 남지 않는다.

식 30

$$I_{sat} = I_{eq} \frac{V_{OVP2}}{V_{out, eff}}$$

6.20 사양서, 그리고 빠뜨리면 안 되는 것

개방 인덕턴스 공차는 늘 쓰는 둥근 숫자여서는 안 된다. f_o 가 $1/\sqrt{L_{open}}$ 으로 가므로 인덕턴스가 낮은 부품은 주파수 하한을 오실레이터 클램프 쪽으로 밀어 올린다. 탱크가 견딜 수 있는 하락은 k_{floor} 에서 나오고 보통 몇 % 수준이라, 늘 쓰는 $\pm 10\%$ 는 규격을 만족하는 부품이 하드 스위칭하게 둘 수 있다. 6.25 절이 그 값을 유도하고 빠져나갈 길 둘을 준다. 벤더에게 아래쪽 한계를 더 조여 달라고 하거나, 오실레이터 설정에서 자리를 먼저 벌여 두고 $\pm 10\%$ 를 요구하거나.

코어, 보빈, 전선, 권선 순서는 벤더가 정할 몫이고 절연과 연면 거리는 해당 안전 규격을 따른다. 위의 어느 것도 거기에 간섭하지 않는다 — 위의 것은 전부 단자에서 측정 가능하다.

6.21 트랜스포머 하나로 안 될 때

출력 전압이 낮고 전류가 크면 2차가 두꺼운 1턴이 되고 코어가 커져서 높이나 면적 제한에 걸릴 수 있다. 그때는 같은 유닛 N_x 개를 **1차 직렬, 2차 병렬**로 쓸 수 있다. 1차가 직렬이면 같은 전류가 흐르므로 병렬 2차가 밸런스 저항 없이 저절로 나눠 갖는다.

- 개방 인덕턴스와 누설 인덕턴스가 N_x 로 나뉘고 2차 전류도 나뉜다. **1차 전류는 안 나뉜다.**
- DC 중첩 시험 전류는 안 바뀐다. 자속과 1차 기자력이 같이 스케일되기 때문이다.
- 조립체의 감는 비가 $N_x N_p / N_s$ 가 되므로 **실현 가능한 비가 N_x / N_s 단위로 양자화된다.** 탱크를 고를 때 지켜야 하는 조건이지, 나중에 발견할 일이 아니다.

6.22 입력 커패시터

벌크 커패시터가 없으므로 C_{in} 은 스위칭 리플만 받아 주는 필름 커패시터다. 크게 하는 것이 안전한 선택이 아니다 — 영교차를 건너 전하를 붙들고 있어서 라인 전류를 일그러뜨린다. 필터 향이 아니라 THD 향이다.

식 31

$$C_{in} = 3 \frac{nF}{W} \times P_{in}$$

이것은 **하한**이므로 다음 표준값으로 올리고, 전 라인 전압에 견디는 정격으로 고른다.

6.23 출력 커패시터 뱅크

조건이 둘이고 큰 쪽이 이긴다. 리플 조건은

식 32

$$C_{out} \geq \frac{P_{out}}{2\pi f_{l,min} \Delta v V_{out}^2}$$

이고 홀드업 조건은

식 33

$$C_{out} \geq \frac{2P_{out}T_{hold}}{\left(V_{out} - \frac{1}{2}\Delta v_{pp}\right)^2 - V_{o,min}^2}$$

홀드업은 최악 라인 위상에서 시작하고, 그 사실이 계산에 들어가야 한다. $2f_l$ 리플의 골에서 상용전원이 사라지면 뱅크는 이미 리플 반 칸 아래에서 출발한다. 그래서 위 식의 V_{out} 에 $-\frac{1}{2}\Delta v$ 향이 붙어 있다. 차이가 작지 않다 — 버티는 시간의 10 % 쯤 된다. 위 식의 Δv_{pp} 는 허용치가 아니라 뱅크가 실제로 만드는 리플이다. 그래서 이 조건은 자기 답에 의존하고, 뱅크를 고른 뒤에 확인한다.

어느 쪽이 이기느냐는 출력 전압이 아니라 사양이 정한다. 두 조건 모두 $1/V_{out}^2$ 로 가므로 나누면 V_{out} 이 상쇄된다. $k = V_{o,min}/V_{out}$ 으로 두면 리플이 이기는 조건은

식 34

$$\left(1 - \frac{\Delta v}{2}\right)^2 - k^2 > 4\pi f_l \Delta v T_{hold}$$

이 선별식은 बैंक가 정해지기 전에 따지는 것이라 실제 리플이 아니라 허용 Δv 를 쓴다. 7.10 절이 설계 예제에 대해 평가한다.

- 리플 전류에 $2f_l$ 성분을 포함할 것. 스위칭 주파수 성분만 보면 실제값에 한참 못 미친다. $2f_l$ 포락선이 그에 맞먹는 실효값을 따로 갖고 있고, 둘은 직교하므로 제곱합으로 더해진다.
- 센터탭 2차에서는 리플 전류를 권선당이 아니라 **출력 노드**에서 판정한다.
- ESR 은 **스위칭 주파수**의 값을 쓸 것. 전해 커패시터의 $\tan \delta$ 는 120 Hz 값이고 거기서는 5 ~ 10 배 크다.

이 아키텍처가 만드는 리스크 하나. 컨트롤러의 기동 창은 유한한데 이만한 बैंक는 일반적인 설계가 주는 몇 mF 보다 훨씬 무거운 기동 부하다. 전체 बैं크를 단 상태의 콜드 스타트는 하드웨어에서 가장 먼저 재야 할 것 중 하나다.

6.24 반도체 요구조건

부품을 고르는 대신 요구조건을 적는다. 무엇을 고를지는 패키지와 방열 설계와 원가가 정하기 때문이다. 요구조건을 애초에 제대로 적었는지는 아래 네 가지에서 갈린다.

- 1차 스위치는 반사 부하 전류가 아니라 **합성 탱크 피크**로 정격을 잡는다. 부하 성분만으로는 여기서 소자를 10 % 넘게 낮게 잡는데, 그 값에는 자화 전류가 빠져 있기 때문이다.
- stress 를 판정하기 전에 실제로 병렬로 붙은 소자 수로 나눌 것. 표의 전류는 1차에서는 **스위치 위치당**, 2차에서는 **레그당**이다. 센터탭 레그는 2차 전류 전체를 흘리지 절반이 아니다.
- 손실은 25 °C 가 아니라 $T_{j,max}$ 의 $R_{DS(on)}$ 으로 계산한다. 데이터시트의 최대값은 25 °C 공정 산포이고 온도는 별개의 배수다 — 슈퍼정선 소자는 2 에 가깝고, 정규화 $R_{DS(on)}$ 곡선의 $T_{j,max}$ 에서 읽는다. 25 °C 값으로 방열기를 잡으면 약 두 배 후하게 나온다.
- T_a 축으로 그려진 곡선도 **펄스 시험이면** T_j 로 읽어도 된다 — 펄스 동안에는 다이가 자기발열을 안 하기 때문이다. 펄스가 아닌 곡선에는 쓸 수 없다.

하프브리지 morphing 에서 가만히 있는 소자를 볼 것 (5.2 절). 스위칭을 안 하면서 탱크 전류 전체를 흘리고, 도통 손실 예산이 지켜지느냐 알면서 깨지느냐가 거기서 갈린다 — 7.11 절에 이 설계가 어느 쪽이었는지 있다.

6.25 컨트롤러 주변 회로

Single-Stage PFC LLC 컨버터 설계




그림 32: 컨트롤러와 그 주변 수동 소자. HVSU 는 브리지의 AC 쪽에서 받고, 보조 권선이 분압기를 통해 ZCD 를 구동하며, R_T 와 C_T 가 오실레이터 한계를 정하고, R_{CFG} 와 R_{BM} 은 기동할 때 읽힌다.

보조 권선을 무엇에 쓸지부터 정한다. V_{CC} 까지 대는 구성이면 OVP2 에서 정류된 보조 전압이 V_{CC} 정격 아래에 있어야 하고, 그것이 권선비의 상한이 된다. 여기서는 V_{CC} 를 다른 데서 받으므로 권선은 감지만 하고, 남은 제약은 턴수가 정수여야 한다는 것뿐이며, 데이터시트의 비 검사는 해당 없다 (7.19 절).

이 부품들은 전부 앞에서 이미 정해진 무언가에서 따라 나오고, 7.14 절이 해야 하는 순서대로 하나씩 값을 잡는다. 그 내내 가장 주의할 것은 R_T 다. 오실레이터 하한을 정하는데 그 하한이 f_o 위에 있어야 하기 때문이다.

이 하한이 보통 설계에서 가장 얇은 여유다. f_{Min} 은 f_o 위에 있어야 하고, 그렇지 않으면 컨버터와 capacitive 영역 사이에 anti-capacitive 보호 말고는 아무것도 없다. 그 값은 오실레이터 유희 시간에도 달려 있는데 DRAFT 데이터시트가 그 값을 서로 다르게 적고 있다. 계산이 얼마로 나오든 하드웨어에서 $f_{sw}(\theta)$ 를 재서 확정해야 한다.

그 비는 트랜스포머 공차가 들어가 있어야 하는 자리이기도 하다. 두 값이 서로 다른 문서에 적혀 있어서 놓치기 쉽다. $f_o = 1/(2\pi\sqrt{L_{open}C_r})$ 이므로 개방 인덕턴스가 **낮으면** f_o 가 올라간다. 견딜 수 있는 하락은

식 35

$$\frac{\Delta L}{L} = 1 - \frac{1}{k_{floor}^2}$$

하한 여유가 몇 % 수준이면 이 값도 인덕턴스 몇 % 다. 따라서 늘 쓰는 $\pm 10\%$ 를 요구하는 트랜스포머 도면은 그 안에 **들어가지 않는다** — 공차 하단에서 컨버터가 하드 스위칭한다. 길은 둘이다 — 아래쪽 공차를 조이거나, R_T 를 낮춰 f_{Min} 을 올려 자리를 벌거나. **트랜스포머를 발주하기 전에** 확인할 것이지 그 뒤가 아니다.

6.26 전압 루프와 보상망

Single-Stage PFC LLC 컨버터 설계

전압 루프는 출력을 설정점에 붙들어 둔다. 그림 33 의 사슬이다. 분압기가 출력을 잰다. TL431 이 나눈 전압을 자기 기준과 비교해 옴토커플러의 LED 를 구동한다. 옴토커플러 트랜지스터가 컨트롤러의 FB 핀을 당긴다. FB 전압은 4.4 절의 전력 지령이고, 컨버터가 그 전력을 출력 커패시터로 보내며, 출력 전압이 루프를 닫는다.




그림 33: 블록으로 본 전압 루프. FB 핀 왼쪽이 전부 보상기 $G_{EA}(s)$ 이고 오른쪽이 전부 플랜트 $G_{plant}(s)$ 다. 루프 게인은 $T(s) = G_{plant}(s) G_{EA}(s)$.

플랜트. 컨버터는 FB 핀이 지령한 전력을 보내고, 그 전력은 커패시터로 들어간다. FB 전압이 바뀌면 전력이 비례해서 바뀐다. 전력을 출력 전압으로 나누면 C_{out} 으로 들어가는 전류다. 커패시터에 들어가는 전류는 흐르는 동안 계속 오르는 전압을 만든다. 그러니 플랜트는 **적분기**다.

식 36

$$G_{plant}(s) = \frac{v_{out}(s)}{v_{FB}(s)} = \frac{G_o}{s}, \quad G_o = \frac{P_{out}}{V_{out} V_{FB} C_{out}} \quad [\text{rad/s}]$$

V_{FB} 는 정격 전력에서 0.5 V 오프셋 위의 FB 전압이다 (식 15). 그래서 P_{out}/V_{FB} 는 전력 지령의 기울기다. 적분기는 게인이 decade 당 20 dB 씩 떨어지고 위상이 모든 주파수에서 -90° 다. 혼자라면 $f_{cto} = G_o/2\pi$ 에서 0 dB 를 지난다. 두 번째 극점도 우반면 영점도 없다. 그래서 이 루프는 안정시키기 쉽다. 어디에 놓느냐를 어렵게 만드는 것은 출력 리플이고, 6.28 절이다.

6.27 루프가 해야 할 일, 그리고 못 하면 벌어지는 일

루프 게인 $T(s)$ 의 Bode 선도에서 숫자 셋을 읽는다. $|T| = 1$ (0 dB) 인 **교차 주파수** f_c , f_c 에서의 $180^\circ + \arg T$ 인 **위상 여유**, 그리고 $\arg T$ 가 -180° 에 달는 주파수 f_{180} 에서 $|T|$ 가 0 dB 아래로 얼마나 있는가인 **gain margin**. 표 3 가 각각 얼마여야 하고 아니면 무슨 일이 생기는지를 적는다.

양	목표	너무 낮으면	너무 높으면
교차 f_c	이 컨버터에서는 15 ~ 20 Hz (6.28 절). 일반 규칙은 $f_{sw}/5$ 아래, 그리고 루프가 따라가면 안 되는 리플 주파수 아래.	루프가 느리다. 부하 스텝이나 morphing 전환 뒤에 출력이 더 깊어 내려갔고 더 늦게 회복한다.	루프가 $2f_l$ 출력 리플을 따라간다. 전력 지령이, 따라서 입력 전류가 $2f_l$ 로 변조된다 — 입력 전류에 3차 고조파, 버스트 임계를 넘나드는 떨림.
위상 여유 Φ_M	45°가 바닥, 50 ~ 60°가 목표. 76°면 스텝 응답에 오버슈트가 없고, 45°면 링잉한다 ($Q \approx 1.2$) [onsemi TND381].	외란마다 링잉. 0°면 루프가 f_c 에서 발진한다.	응답이 과제동이고 느리다. 결함은 아니지만 공짜도 아니다 — 그것을 얻으려면 교차를 내려야 한다.
gain margin GM	6 dB가 바닥, 10 dB면 편안하다.	부품 산포가 ITI를 올린다. 옵토커플러 CTR 만으로도 등급·전류·온도에 걸쳐 2 : 1로 퍼지므로, gain margin이 작은 루프는 더워진 보드에서 CTR 높은 부품을 만나면 f_{180} 에서 발진한다.	—
$2f_l$ 에서의 G_{EA}	3차 고조파를 예산 안에 두는 값 이하 (식 39).	루프에는 문제없다. 교차가 필요 이상으로 낮을 뿐이다.	3차 고조파가 예산 초과, 버스트 떨림.

표 3: 루프가 해야 할 일.

6.28 교차 주파수가 낮아야 하는 이유 — $2f_l$ 리플

출력에는 라인 주파수 두 배의 리플이 실린다. 입력 전력이 $2f_l$ 로 맥동하고 커패시터가 그 차이를 버퍼링하기 때문이다 (3.1 절). 그 pk-pk 값은

식 37

$$\Delta V_{loop} = \frac{P_{out}}{V_{out}} \frac{1}{2\pi f_l C_{out}}$$

보상기는 그 리플의 $G_{EA}(2f_l)$ 만큼을 FB 핀에 넘긴다. FB 핀은 전력 지령이므로 거기 실린 리플은 입력 전력을, 따라서 입력 전류를 라인 사이클에 걸쳐 $2f_l$ 로 흔든다. 자기 주파수의 두 배로 진폭이 변조된 사인파에는 3차 고조파가 생긴다. 리플 진폭은 pk-pk의 절반이고, 지령을 비율 m 으로 변조하면 $m/2$ 가 3차 고조파로 가므로

식 38

$$D_3 = \frac{G_{EA}(2f_l) \Delta V_{loop}}{4 V_{FB}}$$

뒤집으면 3차 고조파 예산 D_3 가 루프에 허용되는 $2f_l$ 에서의 최대 보상기 게인을 정한다.

식 39

$$G_{EA}(2f_l) \leq \frac{4 V_{FB} D_3}{\Delta V_{loop}}$$

보상기 게인은 주파수와 함께 떨어지므로, $2f_1$ 에서 게인이 작다는 것은 교차가 $2f_1$ 보다 한참 아래라는 뜻이다. 3차 고조파를 5 % 허용하면 15 ~ 20 Hz 에 떨어진다. 루프가 빠르면 출력 리플이 줄고 부하 스텝 응답이 빨라지는 대신 입력 전류의 distortion 이 는다. 둘이 반대로 당기고 distortion 한계가 이긴다. 모든 역률 보정기에 필요한 리플 제거가 이것이고, onsemi TND381 은 그 실패를 “tail chasing” 이라 부른다.

6.29 보상기 — TL431, 옵토커플러, FB 핀




그림 34: 2차측 보상기. R_I 와 R_O 가 조절 출력을 정하고, TL431 이 오차 증폭기이며, R_f , C_f , C_{fo} 가 그 게인을 만들고, R_B 가 조절된 V_Z 레일에서 옵토커플러 LED 를 먹이며, R_p 가 TL431 을 최소 전류 위에 두고, C_{fx} 는 FB 핀에 얹는다.

동작. 분압기 R_I , R_O 가 출력을 TL431 기준 $V_R = 2.495 \text{ V}$ 로 내린다.

식 40

$$V_{out} = V_R \left(1 + \frac{R_I}{R_O} \right)$$

출력이 설정점 위로 오르면 TL431 이 캐소드에서 더 많은 전류를 끌어들이는다. 그 전류는 옵토커플러 LED 를 지나고, LED 는 조절된 레일 V_Z 에서 R_B 를 통해 공급된다. 그러면 옵토커플러 트랜지스터가 컨트롤러 안의 풀업 R_{FB} 에 맞서 FB 핀을 끌어내리고, 전류 지령이 떨어지고, 출력이 돌아온다. LED 에 병렬인 R_p 는 TL431 이 증폭기로 일하는 데 필요한 최소 캐소드 전류를 흘리므로 상한이 있다.

식 41

$$R_p \leq \frac{V_{Fo}}{I_{min}}$$

Single-Stage PFC LLC 컨버터 설계

LED 가 출력이 아니라 V_Z 에서 공급되므로 출력 리플은 TL431 을 거쳐서만 LED 에 닿는다. 두 번째 경로(TND381 이 말하는 “fast lane”)가 없고, 보상기는 TL431 회로망 하나다.

같은 회로망을 OP 앰프로. 그림 35 가 다시 그린 것이다. TL431 은 비반전 입력이 부품 안에서 V_R 에 묶여 있고 출력이 캐소드인 OP 앰프다. R_I 는 반전 증폭기의 입력 저항이고, $R_F + C_F$ 와 병렬인 C_{F0} 가 그 궤환 임피던스 Z_f 이므로 캐소드는 출력 변화의 $-Z_f/R_I$ 배만큼 움직인다. 캐소드 전류는 R_B 를 지나므로 곧 LED 전류다. 옵토커플러가 그것을 CTR 배의 컬렉터 전류로 바꾸고, 그 전류가 풀업 R_{FB} 양단에 FB 전압을 만들며 $C_{opto} + C_{fx}$ 의 극점이 붙는다. 세 블록을 곱하면 아래 전달함수이고, 부호는 음수 — 루프에 필요한 부궤환이다.




그림 35: TL431 보상기를 OP 앰프 회로로 그린 것: Z_f/R_I 의 반전 증폭기, 옵토커플러의 전류 게인 CTR/R_B , 그리고 FB 핀 극점. 세 인수의 곱이 $G_{EA}(s)$ 다.

출력에서 FB 핀까지의 전달함수는 극점이 하나 더 있는 Type II 회로망이다.

식 42

$$G_{EA}(s) = \frac{EA_o}{s} \cdot \frac{1 + s/\omega_z}{(1 + s/\omega_p)(1 + s/\omega_{px})}$$

식 43

$$EA_o = \frac{CTR R_{FB}}{(C_F + C_{F0}) R_I R_B} \quad [\text{rad/s}], \quad f_z = \frac{1}{2\pi R_F C_F}$$

$$f_p = \frac{1}{2\pi R_F C_{ser}}, \quad C_{ser} = \frac{C_F C_{F0}}{C_F + C_{F0}}, \quad f_{px} = \frac{1}{2\pi R_{FB} (C_{opto} + C_{fx})}$$

부품마다 일이 하나씩이다. C_F 와 C_{Fo} 가 함께 원점의 극점을 만든다 — 게인이 DC 로 갈수록 계속 오르므로 정상 오차가 0 이다. R_F 와 C_F 가 영점 f_z 를 만든다 — 그 위에서 위상이 다시 올라오고, 위상 여유가 거기서 온다. C_{Fo} 와 R_F 가 극점 f_p 를 만든다 — 그 위에서 게인이 다시 decade 당 40 dB 로 떨어져 $2f_l$ 에서의 게인이 작다. 옵토커플러 용량 C_{opto} 와 R_{FB} 가 셋째 극점을 만들고, C_{fx} 는 그것을 1 kHz 근처에 두어 FB 핀의 스위칭 잡음을 걷어 내려고 더한 것이다. 옵토커플러 CTR 은 게인 전체에 곱해지므로 그 산포가 중요하다.

바이어스 창. 데이터시트가 R_B 의 창을 준다. LED 는 가장 낮은 CTR 로도 FB 핀을 정상 전류로 구동할 수 있어야 하고(상한), TL431 이 완전히 켜졌을 때 가장 높은 CTR 로도 핀을 최대 전류 너머로 밀면 안 된다(하한).

식 44

$$R_{B,max} = \frac{V_Z - (V_R + V_{Fo})}{V_{Fo}/R_P + I_{FB,steady}/CTR_s}$$

$$R_{B,min} = \frac{V_Z - (V_R + V_{Fo})}{V_{Fo}/R_P + I_{FB,max}/CTR_m}$$

전류 둘, CTR 값 둘. 게인 EA_o 는 정상 LED 전류에서의 CTR, CTR_s 로 계산한다. R_B 의 하한은 최대 LED 전류에서의 CTR, CTR_m 을 쓰는데 CTR 은 전류와 함께 오르므로 그쪽이 더 높다. 둘 다 장착할 등급의 옵토커플러 데이터시트에서 가져오고, 등급 상단의 CTR 로 루프를 다시 확인할 것 — 교차는 CTR 의 제곱근으로 올라가고 위상 여유는 내려온다.

6.30 영점과 극점의 자리 — K-factor 법

보상기에서 정할 것이 셋이다 — 게인 EA_o , 영점, 극점. Venable 의 K-factor 법은 그것을 목표 둘에서 정한다. 위상 여유 Φ_M 과 $2f_l$ 에서 루프에 허용되는 게인이다. 먼저 위상 여유에서 벌림 계수 K_v 를 계산한다. α_v 는 이 방법의 가중 상수다(ST 툴에서 1.2).

식 45

$$K_v = \frac{1}{2\alpha_v} \left[(1 + \alpha_v^2) \tan \Phi_M + \sqrt{(1 + \alpha_v^2 \tan \Phi_M)^2 + 4\alpha_v^2} \right]$$

영점은 교차의 K_v 배 아래로, 극점은 같은 배수만큼 위로 간다. 극점 위에서 보상기 게인은 $EA_o K_v^2 / \omega$ 이므로 $2f_l$ 에서의 게인 한계가 EA_o 를 정한다.

식 46

$$EA_o = \frac{2\pi(2f_l) G_{EA}(2f_l)}{K_v^2}$$

영점과 극점을 놓는 기준점은 플랜트 게인에서 따라 나온다. $\Gamma_v = 0.744 V_{eq,max} / V_{eq,min}$ 은 ST 툴의 입력 전압 여유 계수다(그 상수는 여기서 유도하지 않은 것으로 부록 10.3 에 적었다).

식 47

$$f_{MB} = \frac{1}{2\pi} \sqrt{\frac{G_o K_v E A_o}{\Gamma_v}}, \quad f_p = K_v f_{MB}, \quad f_z = \frac{f_{MB}}{K_v}$$

부품값은 식 43 를 하나씩 풀어서 따라 나온다. 고주파 극점은 고른 f_{pHF} 에 두고, C_{fx} 는 옵토크플러 용량을 뺀 나머지가.

식 48

$$C_{Fo} = \frac{f_z}{f_p} \cdot \frac{CTR_s R_{FB}}{R_I R_B E A_o}, \quad C_F = C_{Fo} \left(\frac{f_p}{f_z} - 1 \right)$$

$$R_F = \frac{1}{2\pi f_z C_F}, \quad C_{fx} = \frac{1}{2\pi f_{pHF} R_{FB}} - C_{opto}$$

그다음 값마다 표준 부품으로 반올림하고, 표준 부품이 실제로 주는 영점·극점·게인을 식 43 로 되짚어 계산한다. 루프는 목표가 아니라 그 값으로 확인한다.

6.31 루프 확인 — 교차 주파수, 위상 여유, gain margin

식 36 의 플랜트와 식 42 의 보상기를 합치면 루프 게인은 적분기 둘, 영점 하나, 극점 둘이다. 어느 주파수에서든 크기와 위상은

식 49

$$|T(\omega)| = \frac{G_o E A_o}{\omega^2} \cdot \frac{\sqrt{1 + (\omega/\omega_z)^2}}{\sqrt{1 + (\omega/\omega_p)^2} \sqrt{1 + (\omega/\omega_{px})^2}}$$

$$\arg T(\omega) = -180^\circ + \arctan \frac{\omega}{\omega_z} - \arctan \frac{\omega}{\omega_p} - \arctan \frac{\omega}{\omega_{px}}$$

-180° 는 적분기 둘의 몫이다. 그 뒤는 전부 보상기 자신의 위상이므로 **위상 여유는 그냥 교차에서의 보상기 위상**이다. 교차는 $|T| = 1$ 인 곳이다. 식 49 의 분수 부분을 $A(\omega)$ 라 쓰면 조건은 $\omega_c^2 = G_o E A_o A(\omega_c)$ 이다. $A(\omega)$ 는 천천히 변하므로 다음을 반복해서 푼다.

식 50

$$\omega_c \leftarrow \sqrt{G_o E A_o A(\omega_c)}, \quad \text{starting from } \omega_c = \sqrt{G_o E A_o}$$

몇 번 돌리면 더 안 움직인다. solver 가 필요 없다. 위상 여유는 그러면

식 51

$$\Phi_M = \arctan \frac{\omega_c}{\omega_z} - \arctan \frac{\omega_c}{\omega_p} - \arctan \frac{\omega_c}{\omega_{px}}$$

Single-Stage PFC LLC 컨버터 설계

그림 36 가 이런 루프의 Bode 선도에서 세 숫자를 어디서 읽는지 보여 준다. 자기 교차를 단위로 그렸고, 영점은 f_c 의 K 배 아래, 극점은 K 배 위이므로 한 설계가 아니라 이런 종류의 모든 루프의 모양이다. 게인은 적분기 둘이 다 작용하는 곳에서 decade 당 40 dB, 영점과 극점 사이에서 20 dB, 극점 위와 f_{px} 위에서 다시 더 가파르게 떨어진다. 위상은 -180° 에서 시작해 영점이 들어 올리고, 교차 근처에서 꼭대기를 지나, 극점 둘이 다시 끌어내려 f_{180} 에서 -180° 를 지난다. 7.13 절이 같은 그림 위에 이 설계의 숫자를 엮는다.




그림 36: Type II 보상기를 단 2적분기 루프, 자기 교차 f_c 를 단위로. 교차는 $|T|$ 가 0 dB 를 지나는 곳이고, 위상 여유는 거기서 -180° 까지의 거리이며, gain margin 은 위상이 -180° 에 닿는 f_{180} 에서 $|T|$ 가 0 dB 아래로 얼마나 있는가다. $2f_i$ 의 점은 3차 고조파 검사가 읽는 루프 게인이다.

6.32 gain margin, 그리고 이것 확인해야 하는 이유

위상 여유만으로는 루프가 안전하다는 증명이 안 된다. f_{px} 위에서 이 회로망은 영점 하나에 극점 둘이므로 위상이 계속 -270° 를 향해 떨어지고 **유한한 주파수에서 -180° 를 지난다.** 그 주파수도 탐색이 필요 없다. 영점과 극점 둘의 위상 기여를 같다고 놓고 양변에 탄젠트를 취하면 근호 하나만 남는다.

식 52

$$f_{180} = \sqrt{f_p f_{px} - f_z(f_p + f_{px})}, \quad GM = -20 \log_{10} |T(f_{180})|$$

영점이 두 극점보다 한참 아래에 있으면 근호 안은 언제나 양수이고, K-factor 배치가 주는 것이 그것이다. 음수로 나왔다면 루프가 더 안전한 것이 아니다 — 영점이 들어 올리기 전에 극점 둘이 위상을 모든 주파수에서 -180° 아래로

끌어내리므로, 어느 교차에서든 위상 여유가 음수다. gain margin 은 바닥 6 dB, 편안한 목표 10 dB 로 판정한다. 교차가 수십 Hz 면 이 토폴로지에서 여유는 대개 크다. 그것은 계산해 볼 이유이지 그러려니 할 이유가 아니다.

표준 부품이 $2f_l$ 에서 주는 게인도 같은 식에서 읽고, 그것이 만드는 3차 고조파는 식 38 에서 따라 나온다. 그것으로 검사가 달힌다 — 루프가 안정하고, 루프를 느리게 만든 이유였던 distortion 예산도 지킨다.

6.33 FB 리플과 버스트 임계의 간섭

교차가 이렇게 낮으면 FB 핀에 $2f_l$ 리플이 남는다. 그 핀이 전력 지령이므로 리플은 지령 전력을 라인 반주기마다 위아래로 흔든다. 그 폭이 버스트 진입 임계를 걸치면 컨버터가 버스트를 들락거리며 떤다. 버스트 진입점에서의 리플 진폭은

식 53

$$\Delta V_{FB} = \frac{P_{in, BM}}{V_{out}} \frac{1}{2\pi f_l C_{out}} G_{EA}(2f_l)$$

R_{BM} 을 내리면 버스트 진입점이 그 리플 아래로 내려간다. 버스트 임계는 k Ω 당 0.01 V 움직이고, 리플이 양쪽으로 비켜 가야 한다.

식 54

$$\Delta R_{BM} = \frac{\Delta V_{FB}}{2 \times 0.01 \text{ V/k}\Omega}$$

교차를 올리면 리플은 줄지만 distortion 이 나빠지므로, 루프를 빠르게 하는 대신 R_{BM} 과 맞추는 것이 실무적인 답이다.

이렇게 느린 루프는 큰 부하 스텝에서 스스로 회복하지 못한다. 그 일을 컨트롤러의 anti-saturation 회로가 대신 하고, 그러려면 FB 핀이 전류 범위 전부에 닿아야 한다. 그래서 R_B 가 창 안에 있어야 한다 (식 44). 창을 확인하는 것은 선택이 아니다.

7 설계 예제

사양에서 부품값까지 설계 하나. 아래 모든 숫자는 주어진 것, 고른 것, 가정한 것, 또는 그것들에서 계산한 것이고, 계산한 값마다 그 값이 나온 산수를 보인다. 사양은 90 ~ 264 Vac 입력, 25 V / 26.3 A = 657.5 W 출력, 센터탭 동기 정류, 벌크 커패시터도 boost 단도 없음.

7.1 사양 — 성격별로 나눠서

숫자를 놓고 물을 만한 것은 그것을 움직여도 되는가 하나뿐이다. 그래서 각각의 성격을 적는다. 부하와 상용전원이 준 것, 설계자가 고른 것, 아직 재지 않은 측정값 대신 가정한 것.

Single-Stage PFC LLC 컨버터 설계

항목	기호	값	성격	비고
상용전원 입력	V_{ac}, f_l	90 ~ 264 Vac, 47 ~ 63 Hz	주어짐	라인 주파수는 낮을수록 나쁘므로 f_l 항은 전부 47 Hz
출력	V_{out}, I_{out}	25 V, 26.3 A (657.5 W)	주어짐	$V_{o,eff} = V_{out} + N_{rect} V_f = 25.0 \text{ V}, V_f = 0$
출력 리플, $2f_l$ pk-pk	Δv	$\leq V_{out}$ 의 5 % (1.25 V)	주어짐	컨버터가 아니라 부하의 성질
홀드업	$T_{hold}, V_{o,min}$	12 ms, 19 V 까지, 100 Vac 에서	주어짐	최악 라인 위상인 리플 골에서 시작
2차 정류	N_{rect}	1 (센터탭, SR)	고름	2차 도통 손실이 절반, 소자 역전압은 두 배
목표 직렬 공진	f_r	150 kHz	고름	자기 부품 크기를 정한다
규정 최대 f_{sw}	$f_{sw,max}$	225 kHz (1.5 f_r)	고름	λ 의 입력, 4.7 절
브리지 데드타임	t_D	220 ns	고름	ZVS 스위치 이겨야 하는 값
V_{CC} 공급	—	외부 12 V 레일	고름	보조 권선에 권선비 상한 없음
LLC 단 효율	η_{HB}	98 %	가정	실제 95 % 면 R_{ac} 와 R_{CS} 가 3 % 쯤 움직인다. 하류에 민감한 것은 없다
오실레이터 유휴 시간	T_{idle}	250 ns	가정	DRAFT 데이터시트는 700 ns 라고도 적는데 그러면 하한 여유가 달린다 — 가장 먼저 켤 것
$R_{DS(on)}$ 온도 계수	k_T	1.8 / 1.9	가정	1차 / 2차, 데이터시트 곡선의 $T_{j,max}$ 에서 읽음
버스트 진입점	r_{BM}	75 W (정격의 11 %)	가정	R_{BM} 을 정하고, 그다음 FB 리플과 대조

표 4: 사양. 이 장의 나머지는 전부 여기서 계산한다.

고조파 등급. IEC 61000-3-2 Class D 는 600 W 까지다. 이 설계는 입력 685 W 를 끌므로 Class A 의 절대 한계가 적용된다.

7.2 설계값

블록	값
탱크	C_r 100 nF, L_r 11 μ H, L_m 20 μ H, λ 0.55, f_r 151.7 kHz, f_o 90.4 kHz
트랜스포머	$N_p:N_s$ 15:2, n 6.02, n_T 7.50, L_{open} 31.0 μ H, L_{short} 11.0 μ H, $A_e \geq 103 \text{ mm}^2$ at B_{pk} 0.20 T
주파수	낮은 코너에서 f_{sw} 127.1 kHz, 높은 코너에서 249.0 kHz
출력	470 μ F $\times$ 160 = 75.2 mF, 리플 1.18 V (4.74 %), 홀드업 13.42 ms
컨트롤러	R_T 11 k Ω , C_T 470 pF, R_{CS} 24.0 m Ω , R_{CFG} 30 k Ω , R_{BM} 30 k Ω
루프	f_{cross} 17.57 Hz, ϕ_M 49.64°, 3차 고조파 4.23 %

표 5: 주요 값. 이 장의 나머지가 각각이 어디서 왔는지 보인다.

7.3 판정 여유란 무엇인가

Single-Stage PFC LLC 컨버터 설계

모든 검사는 모양이 같다. 설계가 가진 것을 필요한 것으로 나눈다.

식 55

$$k = \frac{X_{\text{act}}}{X_{\text{req}}} \implies \text{pass when } k > 1$$

$k = 1.05$ 면 5 % 여유, $k = 0.9$ 면 10 % 모자람이다. 비에는 단위가 없고 방향이 전부 같으므로 주파수 검사와 전력 검사를 한 열에 놓을 수 있고, 가장 작은 k 가 설계에서 가장 얇은 자리다.

검사	$k = \text{가진 것} / \text{필요한 것}$	넣은 값	k
스위칭 전체 최악점의 ZVS	$T_{ZC,\min} / t_D$	401 ns / 220 ns	1.824
오실레이터 하한이 하측 공진 위	f_{Min} / f_o	92.25 kHz / 90.39 kHz	1.021
오실레이터 천장이 운전 최대 위	$f_{\text{Max}} / f_{\text{sw,max}}$	319.61 kHz / 249.03 kHz	1.283
과전류 임계가 탱크 피크 위	$I_{\text{OCP1}} / I_{\text{Lr,pk}}$	22.92 A / 18.32 A	1.251
실현 홀드업 대 요구 홀드업	$t_{\text{hold}} / T_{\text{hold}}$	13.42 ms / 12 ms	1.119
2차 손실 대 예산	$P_{\text{budget}} / P_{\text{SR,leg}}$	3.00 W / 2.83 W	1.063
1차 손실 대 예산	$P_{\text{budget}} / P_{\text{mos,dc}}$	3.00 W / 9.65 W	0.311

표 6: 판정 여유.

두 행은 조심해서 읽어야 한다. $k_{\text{Ploss}} = 0.311$ 은 결과이지 실패한 계산이 아니다. 가만히 있는 1차 소자가 3 W 예산에 대해 9.65 W 를 쓰고, 그런데도 왜 그대로 가는지는 6.24 절에 있다. $k_{\text{floor}} = 1.021$ 은 안전한 2 % 로 보이지만 트랜스포머 공차와 오실레이터 유휴 시간이 둘 다 그것을 움직이고, 둘 다 아직 2 % 로 알고 있는 값이 아니다.

7.4 숫자가 나온 길

계산한 순서대로의 설계. 단계마다 쓰는 식의 이름을 대고, 다시 보이고, 이 설계의 숫자를 넣는다. 위 표의 어느 것도 산수 없이 나타나지 않게 하려는 것이다. 표 7 가 결과를 모은다.

1단계 — 탱크가 넘겨야 하는 전력. 출력은 P_{out} 이다. 입력 브리지, EMI 필터, LLC 단 자체에 각각 손실 예산을 주고, 마지막 것은 탱크로 들어가는 전력의 η_{HB} 로 준다.

$$P_{\text{in}} = P_{\text{out}} + P_{\text{LLC}} + P_{\text{EMI}} + P_{\text{BR}} = 657.5 + 13.42 + 8.34 + 5.52 = \mathbf{684.8 \text{ W}}$$

$$P_{\text{in,LLC}} = P_{\text{in}} - P_{\text{BR}} - P_{\text{EMI}} = 684.8 - 5.52 - 8.34 = \mathbf{670.9 \text{ W}}$$

2단계 — 등가 입력의 두 코너. 상용전원의 한계가 아니라 morphing 임계다.

식 18, 다시

$$V_{ac,eq} = 2 V_{ac} \text{ (full bridge)} \quad V_{ac,eq} = V_{ac} \text{ (half bridge)}$$

$$V_{ac,eq,low} = \frac{245 V_{pk}}{\sqrt{2}} = \mathbf{173.2 V_{ac}} \quad V_{ac,eq,high} = \frac{2 \times 235 V_{pk}}{\sqrt{2}} = \mathbf{332.3 V_{ac}}$$

3단계 — 권선비. 여기서는 감는 비가 입력이다. 15 : 2 이 만들 수 있는 것이기 때문이고, 그냥 계산하면 $n = 6.046$ 이 나온다. 등가모델 비는 감는 비와 실현된 λ (8단계)에서 따라 나온다.

식 21, 다시

$$n = k n_T, \quad k = \sqrt{\frac{L_m}{L_m + L_r}} = \frac{1}{\sqrt{1 + \lambda}}$$

$$n = \frac{n_T}{\sqrt{1 + \lambda_{act}}} = \frac{7.500}{1.2450} = \mathbf{6.024}$$

식 19, 다시

$$V_{refl} = n V_{o,eff} = n(V_{out} + N_{rect} V_f)$$

$$V_{refl} = n V_{o,eff} = 6.024 \times 25.0 = \mathbf{150.6 V}$$

4단계 — 탱크에 요구되는 게인, 각 코너의 라인 피크 ($\theta = 90^\circ$) 에서.

식 12, 다시

$$M(\theta) = \frac{n V_{o,eff}}{V_{drive}(\theta)} = \frac{n V_{o,eff}}{\sqrt{2} V_{ac,eq} \sin \theta}$$

$$M_{low} = \frac{2 \times 6.024 \times 25.0}{\sqrt{2} \times 173.24} = \mathbf{1.2294} \quad M_{high} = \frac{2 \times 6.024 \times 25.0}{\sqrt{2} \times 332.34} = \mathbf{0.6409}$$

5단계 — 탱크가 보는 부하. 교과서의 8 이 아니라 4 다. $P_{in,LLC}$ 가 라인 피크 전력이기 때문이다 (6.4 절).

식 20, 다시

$$R_{ac} = \frac{4}{\pi^2} \frac{n^2 V_{o,eff}^2}{P_{in,LLC}}$$

$$R_{ac} = \frac{4}{\pi^2} \frac{6.024^2 \times 25.0^2}{670.9} = \mathbf{13.70 \Omega}$$

6단계 — 품질계수의 상한과 설계 임피던스. 낮은 코너에서 한계 둘을 평가한다. 탱크가 아직 M_{low} 에 달는 Q 와, ZVS 가 아직 t_D 안에 끝나는 Q. 작은 쪽을 남긴다. Q 는 식 1 의 정의다.

$$Q_{ZVS} = \mathbf{1.7019} \quad Z_{0, design} = R_{ac} Q_{ZVS} = 13.70 \times 1.7019 = \mathbf{23.32 \, \Omega}$$

7단계 — 공진 커패시터와 인덕터. 설계 임피던스와 목표 f_r 이 C_r 을 준다. Q 여유를 벌려고 일부러 위로 잡는다. L_r 은 그다음 선정된 C_r 과 짝을 맞추므로 $Z_0/2\pi f_r$ 이 아니다.

식 2, 다시

$$f_r = \frac{1}{2\pi\sqrt{L_r C_r}}$$

$$C_r = \frac{1}{2\pi f_r Z_{0, design}} = \frac{1}{2\pi \times 150 \text{ kHz} \times 23.32 \, \Omega} = 45.50 \text{ nF} \rightarrow \mathbf{100 \text{ nF}}$$

$$L_r = \frac{1}{(2\pi f_r)^2 C_r} = \frac{1}{(2\pi \times 150 \text{ kHz})^2 \times 100 \text{ nF}} = 11.26 \, \mu\text{H} \rightarrow \mathbf{11 \, \mu\text{H}}$$

8단계 — λ 와 자화 인덕턴스. λ 후보 넷을 계산하고 가장 큰 것이 구속한다. 그중 둘은 분모에 $f_{sw, max}$ 가 있다.

식 16, 다시

$$\lambda_2 = \frac{\lambda_1}{1 - \left(\frac{f_r}{f_{sw, max}}\right)^2} \quad \lambda_{TD} = \frac{\lambda_1}{1 - \frac{\pi^2}{8} \left(\frac{f_r}{f_{sw, max}}\right)^2}$$

$$\lambda_1 = 0.560, \quad \lambda_2 = 1.009, \quad \lambda_{TD} = \mathbf{1.241} \implies L_m = \frac{L_r}{\lambda_{TD}} = \frac{11}{1.241} = 8.87 \, \mu\text{H}$$

그 8.9 μH 는 높은 코너의 무부하 조건이고, 이 설계는 그것을 알면서 만족시키지 않으므로 (4.8 절) 그쪽으로 반올림하지 않는다. L_m 은 n 과 함께 골라서 n_T 가 감을 수 있는 비에 떨어지게 하고, 그 결과의 λ 는

$$L_m = \mathbf{20 \, \mu\text{H}} \quad \lambda_{act} = \frac{L_r}{L_m} = \frac{11}{20} = \mathbf{0.550}$$

9단계 — 선정한 부품이 실제로 만드는 값. 뒤의 모든 검사는 목표가 아니라 이 값에 대고 찬다.

식 3, 다시

$$f_o = \frac{1}{2\pi\sqrt{(L_r + L_m) C_r}}$$

$$f_r = \frac{1}{2\pi\sqrt{11 \, \mu\text{H} \times 100 \text{ nF}}} = \mathbf{151.7 \text{ kHz}} \quad f_o = \frac{1}{2\pi\sqrt{31 \, \mu\text{H} \times 100 \text{ nF}}} = \mathbf{90.4 \text{ kHz}}$$

Single-Stage PFC LLC 컨버터 설계

$$Z_0 = \sqrt{\frac{11 \mu\text{H}}{100 \text{ nF}}} = 10.49 \Omega \quad Q_{pk} = \frac{Z_0}{R_{ac}} = \frac{10.49}{13.70} = \mathbf{0.766}$$

$$n_T = n\sqrt{1 + \lambda_{act}} = 6.024 \times 1.2450 = \mathbf{7.500} = 15 : 2$$

단계	양	식	결과
1	$P_{in}, P_{in,LLC}$	—	684.8 W, 670.9 W
2	$V_{ac,eq}$, 낮은 코너와 높은 코너	18	173.2, 332.3 Vac
3	n, V_{refl}	21, 19	6.024, 150.6 V
4	M_{low}, M_{high}	12	1.2294, 0.6409
5	R_{ac}	20	13.70 Ω
6	$Q_{ZVS}, Z_{0,design}$	1	1.7019, 23.32 Ω
7	C_r, L_r	2	45.5 $\rightarrow$ 100 nF, 11.26 $\rightarrow$ 11 μH
8	$\lambda_{req}, L_m, \lambda_{act}$	16	1.241, 20 μH , 0.550
9	f_r, f_o, Q_{pk}, n_T	2, 3, 1	151.7 kHz, 90.4 kHz, 0.766, 7.500

표 7: 설계를 단계별로: 아홉 단계의 결과.

7단계와 8단계가 판단이 들어간 자리다. C_r 은 계산값 45.5 nF 에 대해 100 nF 로, L_m 은 8.9 μH 에 대해 20 μH 로 잡았다. 둘 다 Q_{pk} 를 내리고 λ 를 지키며, ZVS 여유가 거기서 온다. 나머지는 어느 두 엔지니어가 해도 똑같이 나오는 산수다.

무부하 해: 없다. 이 탱크의 무부하 게인은 $M_{\infty} = 0.6452$ 에서 바닥이고, 높은 코너는 그 아래인 0.6409 를 요구한다. 부하 없이 그 게인에 닿는 주파수가 없고, 차이가 1 % 도 안 되므로 어떤 전부하 검사로도 드러나지 않는다. 그 영역은 버스트 모드가 맞는다 (4.8 절).

7.5 운전 영역 전체의 ZVS

6.5 절의 닫힌형은 이 탱크에서 292 ns 를 주는데 스위칭은 460 ns 이므로 여유를 36 % 과소평가한다. 같은 계열의 다른 탱크에서는 23 % 쯤 과대평가한다. 설계 $\lambda = 1.241$ 대신 $\lambda_{act} = 0.550$ 로 읽으면 -471 ns 를 돌려준다 — 넉넉히 inductive 인 탱크에 대한 capacitive 답이다. 그래서 이 설계는 스위칭으로 판정한다.

전부하 곡선의 capacitive 경계는 $\arg Z_{in} = 0$ 인 110.1 kHz 이고, 게인 피크는 그보다 낮은 105.4 kHz 이며 거기서 브리지는 아직 8.4° 의 capacitive 위상을 본다 (2.9 절). 둘 다 판정에 쓰지 않는다. 스위치가 T_{ZC} 를 직접 켜다.

최악점은 탱크를 설계한 코너가 아니다. 낮은 등가 입력의 전부하는 게인 요구가 정해지는 자리이고 $T_{ZC} = 460$ ns, 여유 2.09 를 준다. 표에서 가장 작은 숫자는 **25 % 부하, 332.3 Vac 등가 코너의 401 ns** 이고, $t_D = 220$ ns 에 대해 여유 1.82 다. 이 설계가 지켜야 하는 숫자는 그것이다.

고입력 경부하가 ZVS 코너일 수 있는 이유. 브리지 노드를 흔드는 전하는 자화 전류가 나르고, 그 피크는 $V_{in}/(4f_{sw}L_m)$ 으로 간다. 부하를 덜면 컨트롤러가 게인을 깎으려고 f_{sw} 를 올리므로 그 전류가 떨어지는데, 노드가 움직여야 하는 용량은 그대로다. 그래서 설계 코너만 훑으면 없는 여유를 보고한다.

7.6 이 설계는 공진의 어느 쪽에서 도는가

6.6 절이 권선비가 이것을 정한다고 했다. $n_T = 7.50$ 이면 가장 낮은 라인 조건을 빼고는 매 라인 사이클의 일부를 f_r 위에서 보내고, 거기서 2차가 영전류 턴오프를 잃으므로 정류기 바디 다이오드와 SR 데드타임을 둘 다 확인해야 한다.




그림 37: 라인 반주기 동안 컨버터가 f_r 의 어느 쪽에 있는가를 등가 입력 네 가지에 대해. 낮은 코너에서는 boost 영역을 아예 안 벗어나고, 높은 코너에서는 사이클의 대부분을 buck 으로 보낸다. 모든 곡선이 영교차에서 f_o 로 모인다.

라인 조건	V_{eq}	피크 f_{sw}	f_r 의 어느 쪽
최저 상용전원	180 V	131.3 kHz	below
탱크 최저	173 V	127.1 kHz	below
110 Vac	220 V	156.4 kHz	above
공칭	225 V	159.7 kHz	above
230 Vac	230 V	163.2 kHz	above
최고 상용전원	264 V	188.5 kHz	above
FB 임계	332 V	249.0 kHz	above

표 8: 반주기 동안의 피크 f_{sw} 대 $f_r = 151.7$ kHz. 라인 조건 일곱 중 5 개가 사이클의 일부에서 above 로 넘어간다.

Single-Stage PFC LLC 컨버터 설계




그림 38: 영교차 근처에서 요구 게인은 발산하고 부하는 사라진다. 둘이 같이 일어나므로 동작점이 $f_o = 90.4 \text{ kHz}$ 로 수렴한다 (4.2 절).

7.7 이 설계가 흘러야 하는 전류

정격은 최악 스위칭 주기에서, 손실은 라인 사이클 실효값에서 오므로 둘 다 적는다. 볼 행은 합성 탱크 피크다. 1차 소자와 R_{CS} 가 보는 값이고, 두 성분 피크의 합도 아니고 둘 중 큰 것도 아니다.




그림 39: 낮은 등가 코너 전부하의 합성 탱크 전류, 그리고 그 피크가 왜 두 성분 피크의 합이 아닌가: 서로 다른 순간에 최대가 된다.

Single-Stage PFC LLC 컨버터 설계

양	값	어디에 쓰나
f_{sw}	127.1 kHz	오실레이터 하한 검사
$I_{sec,pk}$	98.6 A	2차 정류기 피크
$I_{trafo,pk}$	16.37 A	반사 부하 성분
$I_{Lm,pk}$	12.41 A	자화 성분
합성 탱크 피크	18.32 A	1차 소자 정격, OCP 여유
$I_{pri,rms}$ (최악 주기)	13.76 A	1차 실효 정격
I_{pri} (라인 사이클 실효)	10.93 A	1차 도통 손실
I_{rect} 레그당 (라인 사이클 실효)	28.34 A	2차 도통 손실
I_{Cout} (라인 사이클 실효)	30.24 A	출력 뱅크 리플 전류

표 9: 낮은 등가 코너, 전부하, $\theta = 90^\circ$ 의 전류.

7.8 트랜스포머, 실제로 감은 모습

탱크가 요구하는 것은 $L_r = 11 \mu H$, $L_m = 20 \mu H$, $n_T = 7.50$ 다. 트랜스포머는 부품 하나다. 15턴 1차와, 센터탭에서 만나 반주기마다 하나씩 도통하는 $N_s = 2$ 턴의 2차 권선 둘 NS2, NS3. 창 하나에 동선이 안 들어갈 때는 유닛 여러 개를 직렬로 쓰는 것이 대안이다 (6.21 절). 여기서는 필요 없다.

Single-Stage PFC LLC 컨버터 설계




그림 40: 아래 표의 숫자를 어디서 읽는가. 위: 최약 주기(라인 피크, 173 Vac 등가, 전부하)의 한 스위칭 주기 동안의 1차 권선 전류, 두 2차 권선의 전류, 2차 권선 전압. 왼쪽 아래: 라인 반주기에 걸친 두 권선 전류의 실효값과, 동선을 치수 잡는 라인 사이클 값. 오른쪽 아래: 벤치 조건인 DC 중첩 시험. 동그라미 표시가 표 2의 행이다.

양	값	비고
턴수	N_p 15 T; NS2 2 T, NS3 2 T; NAUX 3 T	$n_T = 15 / 2 = 7.5$; 보조 권선은 ZCD 감지 전용
개방 인덕턴스	31.0 μH	$L_r + L_m$, 나머지 권선 전부 개방
단락 인덕턴스	11.0 μH	이것이 L_r 이다. 공진 인덕턴스를 따로 달지 않는다
A_L	138 nH	개방 인덕턴스 / N_p^2 . 코어를 여기에 맞춰 갭을 연마한다

표 10: 같은 대로, 사양서대로의 트랜스포머.

Single-Stage PFC LLC 컨버터 설계

핀. ETD 49/25/16DG 코어의 B66368 보빈에 감으며, 핀 20 개가 10 개씩 두 줄이다. NP1 과 ZCD 보조 권선이 한 줄, NS2 와 NS3 가 다른 줄이다. 2차 단자는 핀 두 개씩 쓴다. 권선 하나가 2차 전류 전부를 흘리기 때문이다. 센터탭은 보드에서 만든다: NS2 의 끝과 NS3 의 시작이 이웃한 핀으로 나온다.




그림 41: 트랜스포머: 핀 번호를 단 회로 기호와, TDK 도면의 실장 방향으로 본 B66368 보빈의 같은 핀(핀 20 개, 피치 5.08 mm, 줄 간격 40.64 mm). 권선 색의 고리가 그 권선이 쓰는 핀이고, 회색 핀은 비어 있다. 모든 권선의 점 쪽 끝이 그 쌍의 첫 핀이다. The datasheet prints no pin numbers; the numbering shown counts along one row from pin 1 and back along the other, the usual convention. Confirm it against the bobbin drawing before the specification is released; the assignment does not depend on it, only the printed numbers do.

권선	핀 (시작 - 끝)	턴수	도체	줄
NP1 1차	1+2 - 4+5	15 T	리츠 310 × ø0.10 mm	front row 1-10
NAUX 보조 (ZCD)	8 - 10	3 T	아무 선, 감지 전용	front row 1-10
NS2 2차	11+12 - 14+15	2 T	포일 0.20 × 10.5 mm, 3 장 병렬	back row 11-20
NS3 2차	16+17 - 19+20	2 T	같은 포일, NS2 위에	back row 11-20
센터탭	14, 15, 16 and 17, PCB 에서 연결	—	—	back row 11-20
빈 핀	3, 6, 7, 9, 13, 18	—	미연결	양쪽 줄

표 11: 권선-핀 배정.

극성. 그린 대로의 점이면 컨트롤러가 요구하는 대로 1번 레그의 로우사이드 스위치가 켜진 동안 ZCD 핀이 양이다. NS2 와 NS3 는 같은 방향으로 감고, 탭이 NS2 의 끝과 NS3 의 시작을 잇는다.

Single-Stage PFC LLC 컨버터 설계

숫자 셋이 표 10 에서 더 따라 나온다.

피크 자속 밀도, f_r 에서:

식 24, 다시

$$B_{pk} = \frac{V_{out, eff}}{4 f_r N_s A_e} \implies A_e \geq \frac{V_{out, eff}}{4 f_r N_s B_{max}}$$
$$B_{pk} = \frac{25.0 \text{ V}}{4 \times 151.75 \text{ kHz} \times 2 \times 211.0 \text{ mm}^2} = \mathbf{98 \text{ mT}}$$
$$A_e \geq \frac{25.0 \text{ V}}{4 \times 151.75 \text{ kHz} \times 2 \times 0.20 \text{ T}} = \mathbf{103 \text{ mm}^2}$$

자화 전류 피크, L_μ 로 ($i_{\mu, pk}$ 와 같다):

식 29, 다시


$$I_{eq} = \frac{B_{pk} N_p A_e}{L_\mu}$$
$$I_{eq} = \frac{0.0976 \text{ T} \times 15 \times 211.0 \text{ mm}^2}{24.90 \text{ } \mu\text{H}} = \mathbf{12.41 \text{ A}} = i_{\mu, pk}$$

포화 시험 전류, OVP2 출력 전압에서의 자화 전류 피크:

식 30, 다시

$$I_{sat} = I_{eq} \frac{V_{OVP2}}{V_{out, eff}}$$
$$I_{sat} = 12.41 \text{ A} \times \frac{30.61 \text{ V}}{25.0 \text{ V}} = 12.41 \times 1.2244 = \mathbf{15.2 \text{ A}}$$

Single-Stage PFC LLC 컨버터 설계



$i_{Lr, pk}$ tank peak	18.32 A	a flyback habit would specify this
i_{sat} on the specification	15.19 A	$i_{\mu, pk}$ raised to the V_{OVP2} ceiling
$i_{\mu, pk}$ magnetising peak	12.41 A	the only one that sets the flux

그림 42: 동작 중에는 2차가 1차 암페어턴의 대부분을 상쇄한다. 2차를 열면 시험 전류 전부가 코어를 자화시킨다. 그래서 설계 자속은 벤치에서 탱크 피크 18.32 A 가 아니라 12.41 A 에서 닿는다.

7.9 코어와 권선

코어는 TDK ETD 49/25/16DG, N95 이다 (코어 B66367, 보빈 B66368). 중앙 다리를 $A_L = 138 \text{ nH}$ 로 연마하며, 갭은 합쳐서 1.1 mm 쯤이다. 그림 43 가 코어의 단면과 창 안의 권선을 보이고, 표 12 가 항목마다 이름을, 표 13 가 권선 뒤의 산수를 준다.




그림 43: 코어 단면(왼쪽, 축척대로), 보빈을 따라 펼친 권선(오른쪽 위, 축척대로), 2차를 총마다(오른쪽 아래, 축척 없음). 1차와 2차가 6.35 mm 를 두고 나란히 얹는다. 동그라미 숫자는 표 12 의 행이다.

표시	항목	턴수	도체, 배치
1	NP1 1차, 핀 1+2 - 4+5	15 T	리츠 310 × ø0.10 mm (다발 ø2.37 mm), 3 층 × 5/5/5 턴
2	NS2 2차, 핀 11+12 - 14+15	2 T	포일 0.20 × 10.5 mm, 턴당 3 장 병렬; 보빈 위에
3	NS3 2차, 핀 16+17 - 19+20	2 T	같은 포일, NS2 위에
4	분리 간격	—	1차와 2차 사이 6.35 mm; L_{short} 를 정한다
5	마진 테이프	—	양쪽 플랜지에 2.0 mm 씩
6	중앙 다리 갭	—	합쳐서 1.1 mm 쪽, $A_L = 138 \text{ nH}$ 로 연마
7	창	—	$A_N = 269 \text{ mm}^2$, 그중 동선 62 mm^2
—	NAUX 보조, 핀 8 - 10	3 T	아무 선; ZCD 감지 전용

표 12: 그림의 항목.

Single-Stage PFC LLC 컨버터 설계

단계	1차 NP1	2차 NS2
실효 전류	10.93 A	28.34 A
$J = 4.5 \text{ A/mm}^2$ 에서의 동선 단면	$10.93 / 4.5 = 2.43 \text{ mm}^2$	$28.34 / 4.5 = 6.30 \text{ mm}^2$
도체 (f_r 에서 표피 깊이 0.19 mm)	리츠, $\phi 0.10 \text{ mm}$ 가닥: $2.43 / 0.0079 = 310$ 가닥; 다발 $\phi 2.37 \text{ mm}$	두께 0.20 mm 포일: $6.30 / 0.20 = 31.5 \text{ mm}$, 10.5 mm 포일 3 장 병렬로
턴수	15, 3 층으로 (5/5/5)	2
보빈 위의 폭	$5 \times 2.37 = 11.86 \text{ mm}$	10.5 mm
반경 방향 두께	$3 \times 2.37 = 7.11 \text{ mm}$	NS2 + NS3: $12 \times (0.20 + 0.05) = 3.0 \text{ mm}$
권선 사이에 남는 것	$32.7 - 2 \times 2.0 - 11.86 - 10.5 = 6.35 \text{ mm}$	
창 안의 동선	$15 \times 2.43 + 4 \times 6.30 = 61.6 \text{ mm}^2$, $k_u = 0.30$ 에서 A_N 의 76 %	

표 13: 권선, 전류에서 동선까지. NS3 는 NS2 와 같다.

벤더가 단자에서 썰 수 있는 것만 남기면 사양서가 된다. L_μ 는 일부러 뺐다 (6.10 절).

항목	값	조건
코어	ETD 49/25/16DG, N95, A_L 138 nH	코어 B66367, 보빈 B66368; 분산 겹
턴수	N_p 15 T; NS2 2 T, NS3 2 T; NAUX 3 T	2차 권선 2개, 센터탭은 부품 밖에서
개방 인덕턴스	31.0 μH , 최악 -4.1 %	1차, 나머지 권선 전부 개방
누설 인덕턴스	11.0 $\mu\text{H} \pm 10 \%$	1차, 2차 단락
DC 중첩	초기 인덕턴스의 $\geq 90 \%$	시험 전류 15 A (표시 7)
1차 전류	10.9 A rms / 18.3 A pk	라인 사이클 실효(표시 2), 합성 피크(표시 1)
2차 전류, 권선당	28.3 A rms / 99 A pk	라인 사이클 실효(표시 5), 피크(표시 4)
코어 면적	$A_e \geq 103 \text{ mm}^2$	B_{pk} 를 0.20 T 이하로(표시 6)
스위칭 주파수	127 ~ 249 kHz	전부하

표 14: 설계 예제의 트랜스포머 사양.

7.10 출력 बैंक, 실제로 고른 과정

6.23 절의 두 조건을 이 사양으로. 큰 쪽이 이긴다.

리플 조건, Δv 는 비율이고 V_{out} 은 V 로:

식 32, 다시

$$C_{out} \geq \frac{P_{out}}{2\pi f_{l,min} \Delta v V_{out}^2}$$

$$C_{out} \geq \frac{657.5 \text{ W}}{2\pi \times 47 \text{ Hz} \times 0.05 \times 625 \text{ V}^2} = \mathbf{71.25 \text{ mF}}$$

홀드업 조건, 상용전원이 리플 골에서 사라질 수 있으므로 V_{out} 보다 리플 반 칸 아래에서 시작:

식 33, 다시

$$C_{out} \geq \frac{2P_{out}T_{hold}}{\left(V_{out} - \frac{1}{2}\Delta v_{pp}\right)^2 - V_{o,min}^2}$$

$$C_{out} \geq \frac{2 \times 657.5 \text{ W} \times 0.012 \text{ s}}{24.41^2 - 19^2} = \mathbf{67.22 \text{ mF}} \quad (\text{started at } V_{out} : 59.77 \text{ mF})$$

어느 쪽이 이기는가는 선별 부등식이 정한다. $k = V_{o,min}/V_{out} = 0.760$ 에서:

식 34, 다시

$$\left(1 - \frac{\Delta v}{2}\right)^2 - k^2 > 4\pi f_l \Delta v T_{hold}$$

$$0.373 > 0.354 \implies \text{ripple decides}$$

둘의 차이는 1.060 뿐이다. 리플을 10 % 로 풀면 양변이 뒤바뀐다. 실제로 다는 뱅크는 71.2 mF 의 바로 위 조립 단위인 $470 \mu\text{F} \times 160 = 75.2 \text{ mF}$ 다.




그림 44: 왼쪽: 두 조건 모두 $1/V_{out}^2$ 로 떨어지므로 둘을 가르는 것은 사양뿐이다. 25 V 에서 리플은 71.2 mF, 홀드업은 67.2 mF 를 요구한다. 오른쪽: 홀드업 에너지는 boost 단 양쪽에서 같은 7.9 J 다. 320 V 까지 내려가는 400 V 버스에서는 274 μF 부품이고, 이 출력에서는 67.2 mF, 245 배다. 쓸 수 있는 전압 차이가 그만큼 작기 때문이다. 그 비가 이 아키텍처의 대가다.

Single-Stage PFC LLC 컨버터 설계

양	값	대비
실현 리플	1.18 V (4.74 %)	허용 5 %
실현 홀드업	13.42 ms	요구 12 ms — 골이 아니라 V_{out} 에서 시작하면 15.10 ms
리플 전류, 스위칭 성분	23.8 A rms	—
리플 전류, $2f_l$ 성분	18.6 A rms	위와 직교
리플 전류, 합계	30.24 A rms	160 개 각각에 0.19 A
뱅크 ESR	0.1875 mΩ	개당 30 mΩ, 160 개 병렬
리플과 잡음	17.4 mV	10 μF 세라믹 바이패스 포함

표 15: 선정한 뱅크가 실제로 내는 것, 그리고 견뎌야 하는 것.

7.11 전력이 어디로 가나

사양은 $P_{in} = 684.8 \text{ W}$ 와 $P_{out} = 657.5 \text{ W}$ 사이에 27.3 W 의 손실을 허용했고, 부품이 하나도 없을 때 셋으로 나뉘었다. 그 뒤에 계산한 소자 손실이 그 배분과 맞아야 할 이유는 없고, 여기서는 맞지 않는다.

항목	값	비고
예산 — 입력 브리지	5.52 W	동기 브리지 가정
예산 — EMI 필터	8.34 W	—
예산 — LLC 단	13.42 W	$\eta_{HB} = P_{in,LLC}$ 의 98 %
1차 도통, 가만히 있는 소자	9.65 W	스위칭을 전혀 안 하는 하프브리지 레그 — 단일 항목 중 가장 크다
1차 스위칭, 세 자리	4.83 W	문제없다
2차 정류기	5.65 W	소자당 1.411 W, 레그당 2 개 병렬
전류 감지 저항	2.86 W	최악 스위칭 주기에서 4.54 W
출력 커패시터 ESR	0.162 W	—
항목 합계	23.15 W	자기 부품은 여기 없다

표 16: 가정한 예산과 계산한 소자 손실. 둘째 블록은 첫째의 내역이 아니다.

효율 가정은 낙관적이다. 항목별 소자 손실만으로 이미 23.2 W 인데, $\eta_{HB} = 98 \%$ 가 LLC 단에 허용하는 것은 트랜스포머를 빼고 13.4 W 다. 전기적으로 여기에 걸린 것은 없다 (95 % 면 R_{ac} 와 R_{CS} 가 3 % 쯤 움직인다). 열 설계는 걸려 있고, 그것은 실측으로 정한다.

7.12 반도체는 무엇이어야 하나

부품 번호가 아니라 요구조건이다. 제대로 적혔는지는 6.24 절의 네 규칙이 정한다.

Single-Stage PFC LLC 컨버터 설계

항목	요구조건
1차 드레인-소스 전압	$\geq 485 \text{ V}$, 그러므로 600 V 급
1차 바디 다이오드	fast recovery: 풀브리지에서 바디 다이오드가 턴온 앞에 도통한다
1차 소자당 $R_{DS(on)}$	손실 예산을 맞추려면 고온에서 $\leq 25.2 \text{ m}\Omega$
1차 $C_{o(tr)}$	탱크가 220 ns 안에 노드를 흔들 수 있을 만큼 작게
2차 드레인-소스 전압	센터탭의 두 배를 포함해 $\geq 80 \text{ V}$
2차 정류기 전류	레그당 28.34 A rms, 피크 98.6 A
2차 패키지	다이만이 아니라 리드와 클립 정격을 확인

표 17: 설계 예제의 반도체 요구조건.

7.13 전압 루프, 실제로 놓은 값

6.26 절부터 6.33 절까지가 방법이다. 이것은 이 컨버터에서의 그 숫자이고, 구하는 순서대로 적었다. 모든 값은 설계 시트에서 온다.

1단계 — 출력 분압기. R_I 는 100 k Ω 으로 고르고 R_O 는 식 40 를 그것에 대해 풀어 따라 나온다.

식 40, 다시

$$V_{out} = V_R \left(1 + \frac{R_I}{R_O} \right)$$

$$R_O = \frac{V_R R_I}{V_{out} - V_R} = \frac{2.495 \text{ V} \times 100 \text{ k}\Omega}{25.0 \text{ V} - 2.495 \text{ V}} = 11.09 \text{ k}\Omega \rightarrow \mathbf{11 \text{ k}\Omega}$$

$$V_{out} = 2.495 \text{ V} \times \left(1 + \frac{100}{11} \right) = \mathbf{25.18 \text{ V}}$$

2단계 — 플랜트. 정격 전력에서 오프셋 위의 FB 전압은 $V_{FB} = K_{pwr} R_{CS} P_{in,LLC} = 0.167 \times 24 \text{ m}\Omega \times 670.9 \text{ W} = 2.689 \text{ V}$ 다 (식 15). 그러면

식 36, 다시

$$G_{plant}(s) = \frac{v_{out}(s)}{v_{FB}(s)} = \frac{G_o}{s}, \quad G_o = \frac{P_{out}}{V_{out} V_{FB} C_{out}} \quad [\text{rad/s}]$$

$$G_o = \frac{657.5 \text{ W}}{25.0 \text{ V} \times 2.689 \text{ V} \times 75.2 \text{ mF}} = \mathbf{130.1 \text{ rad/s}}, \quad f_{cto} = \frac{130.1}{2\pi} = 20.7 \text{ Hz}$$

3단계 — $2f_i$ 에서 루프에 허용되는 게인. 최저 라인 주파수에서의 출력 리플과, 3차 고조파를 5 % 에 두는 보상기 게인:

식 37, 다시

$$\Delta V_{loop} = \frac{P_{out}}{V_{out}} \frac{1}{2\pi f_l C_{out}}$$

$$\Delta V_{loop} = \frac{657.5 \text{ W}}{25.0 \text{ V}} \cdot \frac{1}{2\pi \times 47 \text{ Hz} \times 75.2 \text{ mF}} = \mathbf{1.184 \text{ V}}$$

식 39, 다시

$$G_{EA}(2f_l) \leq \frac{4 V_{FB} D_3}{\Delta V_{loop}}$$

$$G_{EA}(2f_l) \leq \frac{4 \times 2.689 \text{ V} \times 0.05}{1.184 \text{ V}} = \mathbf{0.4541}$$

4단계 — K 계수, 목표 위상 여유 50° ($\tan 50^\circ = 1.1918$) 과 $\alpha_v = 1.2$ 에서:

식 45, 다시

$$K_v = \frac{1}{2\alpha_v} \left[(1 + \alpha_v^2) \tan \Phi_M + \sqrt{(1 + \alpha_v^2 \tan \Phi_M)^2 + 4\alpha_v^2} \right]$$

$$K_v = \frac{1}{2 \times 1.2} \left[(1 + 1.2^2) \times 1.1918 + \sqrt{(1 + 1.2^2 \times 1.1918)^2 + 4 \times 1.2^2} \right] = \mathbf{2.7218}$$

5단계 — 보상기 게인 상수:

식 46, 다시

$$EA_o = \frac{2\pi (2f_l) G_{EA}(2f_l)}{K_v^2}$$

$$EA_o = \frac{2\pi \times 94 \text{ Hz} \times 0.4541}{2.7218^2} = \mathbf{36.20 \text{ rad/s}}$$

6단계 — 영점과 극점의 자리. $\Gamma_v = 0.744 \times 264.0 / 173.24 = 1.1338$ 에서:

식 47, 다시

$$f_{MB} = \frac{1}{2\pi} \sqrt{\frac{G_o K_v EA_o}{\Gamma_v}}, \quad f_p = K_v f_{MB}, \quad f_z = \frac{f_{MB}}{K_v}$$

$$f_{MB} = \frac{1}{2\pi} \sqrt{\frac{130.06 \times 2.7218 \times 36.20}{1.1338}} = \mathbf{16.92 \text{ Hz}}$$

$$f_p = 2.7218 \times 16.92 = \mathbf{46.06 \text{ Hz}}, \quad f_z = \frac{16.92}{2.7218} = \mathbf{6.217 \text{ Hz}}$$

7단계 — 바이어스 부품. R_p 는 식 41 에 TL431 최소 전류 0.8 mA 로, R_B 창은 식 44 에 $V_Z = 12 \text{ V}$, $V_{Fo} = 1.15 \text{ V}$, $I_{FB,steady} = 150 \mu\text{A}$, $I_{FB,max} = 300 \mu\text{A}$, $CTR_s = 0.37$, $CTR_m = 0.53$ 로:

식 41, 다시

$$R_P \leq \frac{V_{Fo}}{I_{min}}$$

$$R_P \leq \frac{1.15 \text{ V}}{0.8 \text{ mA}} = 1.437 \text{ k}\Omega \rightarrow \mathbf{1.3 \text{ k}\Omega} \text{ (rounded down)}$$

식 44, 다시

$$R_{B,max} = \frac{V_Z - (V_R + V_{Fo})}{V_{Fo}/R_P + I_{FB,steady}/CTR_s}$$

$$R_{B,min} = \frac{V_Z - (V_R + V_{Fo})}{V_{Fo}/R_P + I_{FB,max}/CTR_m}$$

$$R_{B,max} = \frac{12 - (2.495 + 1.15) \text{ V}}{1.15/1.3 \text{ mA} + 150 \mu\text{A}/0.37} = \frac{8.355 \text{ V}}{0.885 \text{ mA} + 0.405 \text{ mA}} = \mathbf{6.48 \text{ k}\Omega}$$

$$R_{B,min} = \frac{8.355 \text{ V}}{0.885 \text{ mA} + 300 \mu\text{A}/0.53} = \mathbf{5.76 \text{ k}\Omega} \rightarrow R_B = \mathbf{6.2 \text{ k}\Omega}$$

8단계 — 보상 부품, $R_{FB} = 35 \text{ k}\Omega$, $C_{opto} = 3 \text{ nF}$, 고주파 극점은 1000 Hz 에:

식 48, 다시

$$C_{Fo} = \frac{f_z}{f_p} \cdot \frac{CTR_s R_{FB}}{R_I R_B E A_o}, \quad C_F = C_{Fo} \left(\frac{f_p}{f_z} - 1 \right)$$

$$R_F = \frac{1}{2\pi f_z C_F}, \quad C_{fx} = \frac{1}{2\pi f_{pHF} R_{FB}} - C_{opto}$$

$$C_{Fo} = \frac{6.217}{46.06} \cdot \frac{0.37 \times 35 \text{ k}\Omega}{100 \text{ k}\Omega \times 6.2 \text{ k}\Omega \times 36.20} = 77.9 \text{ nF} \rightarrow \mathbf{82 \text{ nF}}$$

$$C_F = 82 \text{ nF} \times \left(\frac{46.06}{6.217} - 1 \right) = 526 \text{ nF} \rightarrow \mathbf{560 \text{ nF}}$$

$$R_F = \frac{1}{2\pi \times 6.217 \text{ Hz} \times 560 \text{ nF}} = 45.7 \text{ k}\Omega \rightarrow \mathbf{47 \text{ k}\Omega}$$

$$C_{fx} = \frac{1}{2\pi \times 1000 \text{ Hz} \times 35 \text{ k}\Omega} - 3 \text{ nF} = 1.547 \text{ nF} \rightarrow \mathbf{1.55 \text{ nF}}$$

9단계 — 표준 부품이 실제로 주는 값. 식 43 에 반올림한 값을 넣어:

식 43, 다시

$$EA_o = \frac{CTR R_{FB}}{(C_F + C_{Fo}) R_I R_B} \text{ [rad/s]}, \quad f_z = \frac{1}{2\pi R_F C_F}$$

$$f_p = \frac{1}{2\pi R_F C_{ser}}, \quad C_{ser} = \frac{C_F C_{Fo}}{C_F + C_{Fo}}, \quad f_{px} = \frac{1}{2\pi R_{FB} (C_{opto} + C_{fx})}$$

$$EA_o = \frac{0.37 \times 35 \text{ k}\Omega}{(560 + 82) \text{ nF} \times 100 \text{ k}\Omega \times 6.2 \text{ k}\Omega} = \mathbf{32.53 \text{ rad/s}}$$

$$f_z = \frac{1}{2\pi \times 47 \text{ k}\Omega \times 560 \text{ nF}} = \mathbf{6.047 \text{ Hz}}$$

$$C_{ser} = \frac{560 \times 82}{560 + 82} \text{ nF} = 71.5 \text{ nF}, \quad f_p = \frac{1}{2\pi \times 47 \text{ k}\Omega \times 71.5 \text{ nF}} = \mathbf{47.34 \text{ Hz}}$$

$$f_{px} = \frac{1}{2\pi \times 35 \text{ k}\Omega \times (3 + 1.55) \text{ nF}} = \mathbf{999 \text{ Hz}}$$

10단계 — 교차와 위상 여유. $G_o EA_o = 130.06 \times 32.53 = 4231$ 이므로 식 50 의 반복은 $\omega_c = \sqrt{4231} = 65.0 \text{ rad/s}$ (10.4 Hz) 에서 시작해 몇 단계 뒤에 다음에 자리 잡는다.

식 50, 다시

$$\omega_c \leftarrow \sqrt{G_o EA_o A(\omega_c)}, \quad \text{starting from } \omega_c = \sqrt{G_o EA_o}$$

$$\omega_c = \mathbf{110.4 \text{ rad/s}}, \quad f_c = \frac{110.4}{2\pi} = \mathbf{17.57 \text{ Hz}}, \quad |T(\omega_c)| = 1.0003 \text{ (check : 1)}$$

식 51, 다시

$$\Phi_M = \arctan \frac{\omega_c}{\omega_z} - \arctan \frac{\omega_c}{\omega_p} - \arctan \frac{\omega_c}{\omega_{px}}$$

$$\Phi_M = \arctan \frac{110.4}{38.0} - \arctan \frac{110.4}{297.5} - \arctan \frac{110.4}{6279} = 71.0^\circ - 20.4^\circ - 1.0^\circ = \mathbf{49.6^\circ}$$

11단계 — gain margin:

식 52, 다시

$$f_{180} = \sqrt{f_p f_{px} - f_z(f_p + f_{px})}, \quad GM = -20 \log_{10} |T(f_{180})|$$

$$f_{180} = \sqrt{47.34 \times 999 - 6.047 \times (47.34 + 999)} \text{ Hz} = \mathbf{202 \text{ Hz}}$$

$$|T(f_{180})| = 0.0196, \quad GM = -20 \log_{10} 0.0196 = \mathbf{34.2 \text{ dB}}$$

12단계 — 만든 루프가 일으키는 3차 고조파. $2f_1 = 94 \text{ Hz}$ ($\omega = 590.6 \text{ rad/s}$) 에서의 보상기 계인을 플랜트 없는 식 42로, 그리고 식 38:

$$G_{EA}(2f_1) = \frac{32.53}{590.6} \cdot \frac{\sqrt{1 + (590.6/38.0)^2}}{\sqrt{1 + (590.6/297.5)^2} \sqrt{1 + (590.6/6279)^2}} = \mathbf{0.3843} \quad (\leq 0.4541)$$

식 38, 다시

$$D_3 = \frac{G_{EA}(2f_1) \Delta V_{loop}}{4 V_{FB}}$$

$$D_3 = \frac{0.3843 \times 1.184 \text{ V}}{4 \times 2.689 \text{ V}} = \mathbf{4.23 \%} \quad (\text{budget } 5 \%)$$

13단계 — 버스트 진입점에서의 FB 리플, 버스트 진입 75 W 에서:

식 53, 다시

$$\Delta V_{FB} = \frac{P_{in, BM}}{V_{out}} \frac{1}{2\pi f_l C_{out}} G_{EA}(2f_l)$$

$$\Delta V_{FB} = \frac{75 \text{ W}}{25.0 \text{ V}} \cdot \frac{1}{2\pi \times 47 \text{ Hz} \times 75.2 \text{ mF}} \times 0.3843 = \mathbf{51.9 \text{ mV}}$$

식 54, 다시

$$\Delta R_{BM} = \frac{\Delta V_{FB}}{2 \times 0.01 \text{ V/k}\Omega}$$

$$\Delta R_{BM} = \frac{51.9 \text{ mV}}{2 \times 0.01 \text{ V/k}\Omega} = \mathbf{2.60 \text{ k}\Omega}, \quad R_{BM} = 30 - 2.60 = \mathbf{27.4 \text{ k}\Omega}$$




그림 45: 만든 루프(9 ~ 11단계)의 개루프 게인 $|T|$ 와 $180^\circ + \arg T$. -180° 로부터의 거리가 위상 여유인 것은 $|T| = 0$ dB 인 교차에서뿐이다. gain margin 은 그 거리가 0 이 되는 f_{180} 에서 읽는다.

양	값	대비
분압기 R_I / R_O	100 / 11 k Ω	25.18 V 로 조절
바이어스 R_p, R_B	1.3 k Ω , 6.2 k Ω	$R_p \leq 1.44$ k Ω ; R_B 는 5.76 ~ 6.48 k Ω 안
보상 C_{Fo}, C_F, R_F, C_{fx}	82 nF, 560 nF, 47 k Ω , 1.55 nF	영점 6.05 Hz, 극점 47.3 Hz, 극점 999 Hz
교차 f_c	17.57 Hz	이 토폴로지가 떨어지는 15 ~ 20 Hz
위상 여유	49.6 $^\circ$	목표 50 $^\circ$, 바닥 45 $^\circ$
gain margin	202 Hz 에서 34.2 dB	바닥 6 dB, 편안한 값 10 dB
입력 전류의 3차 고조파	4.23 %	예산 5 %
버스트 진입점의 FB 리플	52 mV	R_{BM} 30 $\rightarrow$ 27.4 k Ω

표 18: 전압 루프, 실제로 놓은 값.

7.14 컨트롤러 주변 부품

Single-Stage PFC LLC 컨버터 설계

결과다. 이다음 절들이 값마다 해야 하는 순서대로 유도한다. 하나하나가 이미 정해진 무언가에 대고 잡히기 때문이다.

부품	값	결과
C_T / R_T	470 pF / 11 kΩ	f_{Min} 92.2 kHz, f_{Max} 319.6 kHz
R_{CS}	24.0 mΩ (120 mΩ × 5 병렬)	합성 피크의 1.251 배에서 OCP1
R_{CFG}	30 kΩ	V_{BO} 84.8 V, morphing 활성화
R_{BM}	30 kΩ	버스트 모드 진입점
ZCD 분압기	330 kΩ / 19 kΩ	OVP1 28.16 V, OVP2 30.61 V
C_{in}	2200 nF 필름	약 3.2 nF/W — 벌크 커패시터가 없다
보상망	82 nF / 560 nF / 47 kΩ / 1.55 nF	f_{cross} 17.57 Hz, Φ_M 49.64°

표 19: 설계 예제의 컨트롤러 주변 회로.

7.15 오실레이터 — C_T 먼저, 그다음 R_T

VCO 는 고정 전류 V_{ref}/R_T 와 오차증폭기 전류 I_{EA} 의 합으로 C_T 를 $V_{ref} = 1.5$ V 까지 충전한 뒤, 고정된 유휴 시간을 더한다.

식 56

$$\frac{T_{sw}}{2} = \frac{C_T V_{ref}}{\frac{V_{ref}}{R_T} + I_{EA}} + T_{idle}$$

이 컨버터의 제어 입력은 I_{EA} 하나뿐이다. 이 전류가 늘면 주파수가 올라가고 전력이 줄어든다. 제어 루프가 하는 일은 전부 이 항 하나를 거쳐 간다.

C_T 를 먼저 고르는 이유는 C_T 가 폭을 정하기 때문이고, R_T 를 나중에 고르는 이유는 R_T 가 바닥을 정하기 때문이다.

식 57

$$C_{T,max} = \frac{I_{EA,max}}{2V_{ref}} \cdot \frac{(1 - 2T_{idle}f_{sw,max})(1 - 2T_{idle}f_{sw,min})}{f_{sw,max} - f_{sw,min}}, \quad C_{T,min} = \frac{1}{R_{T,max}} \left(\frac{1}{2f_{sw,min}} - T_{idle} \right)$$

식 58

$$R_{T,ceil} = \frac{1}{C_T} \left(\frac{1}{2f_{sw,min}} - T_{idle} \right)$$

여기서 $f_{sw,min}$ 은 f_o 로 둔다 — 설계 전체의 주파수 바닥이고 그 이유는 4.2 절에 있다. 그 창이 여기서는 176 ~ 703 pF 이고 데이터시트가 270 ~ 1000 pF 를 허용하므로, 겹치는 구간의 어느 끝이 아니라 가운데에서 고른다: $C_T = 470$ pF, COG. 그러면 $R_{T,ceil} = 11.24$ kΩ 이고 $R_T = 11$ kΩ 가 된다.

Single-Stage PFC LLC 컨버터 설계

$R_{T,ceil}$ 은 이름이 무엇이든 최소가 아니라 최대다. $f_{Min} = 1/[2(C_T R_T + T_{idle})]$ 은 R_T 가 커질수록 내려간다. 이 값을 올림하면 VCO 클램프가 f_o 아래로 내려가고, 컨버터와 capacitive 영역 사이에 anti-capacitive 보호 말고는 아무것도 남지 않는다. 내림할 것.

선정한 두 부품이 실제로 만드는 세 주파수는 다음과 같다.

식 59

$$f_{Min} = \frac{1}{2(C_T R_T + T_{idle})}, \quad f_{Max} = \frac{1}{2\left(\frac{C_T}{\frac{I_{EA,max}}{V_{ref}} + \frac{1}{R_T}} + T_{idle}\right)}$$

선정한 두 부품을 그중 첫 식에 넣으면, $T_{idle} = 250 \text{ ns}$ 에서 $f_{Min} = 1/[2(470 \text{ pF} \times 11 \text{ k}\Omega + 0.25 \text{ }\mu\text{s})] = 1/(2 \times 5.420 \text{ }\mu\text{s}) = 92.25 \text{ kHz}$ 다. 이것이 f_o 를 넘어야 하는 값이다.

양	값	한계	여유
f_{Min}	92.2 kHz	$f_o = 90.4 \text{ kHz}$ 위	1.021
f_{Max}	319.6 kHz	$f_{sw,max} = 249.0 \text{ kHz}$ 위	1.283
f_{SU}	503.5 kHz	실리콘 천장 675 kHz 아래	1.341
$R_T C_T$	5.17 μs	2.5 ~ 12 μs	2.068 / 2.321
R_T	11 k Ω	5 ~ 30 k Ω	2.200 / 2.727
C_T	470 pF	270 ~ 1000 pF	1.741 / 2.128

표 20: 오실레이터: 두 부품이 만드는 값과 각 결과가 넘어야 할 한계.

이 장에서 가장 약한 숫자가 T_{idle} 이다. DRAFT 데이터시트는 본문에서 700 ns 를 주고, 표는 250 ns 로 역산된다. 이 설계는 250 ns 로 잡았다. 700 ns 이면 같은 R_T , C_T 에서 f_{Min} 이 f_o 와 사실상 겹쳐 하한 여유가 사라진다. **정밀도를 따지는 얘기가 아니라 두 클램프가 동작 범위를 여전히 물고 있느냐 하는 얘기다.** 하드웨어에서 가장 먼저 켈 항목이다.

7.16 전류 감지 저항 — 한 부품이 세 가지를 정한다

R_{CS} 는 두 조건이 요구하고 작은 쪽이 이긴다.

식 60

$$R_{CS,max1} = \frac{16.8 \Omega \cdot W}{P_{in}} \quad R_{CS,max2} = \frac{0.55 V}{I_{Lr,pk}}$$

첫째는 4.4 절의 최대전력 법칙이고 둘째는 OCP1 트립점이다. 식 60 을 풀어 쓰면 나눗셈 둘이다 — $16.8/P_{in}$ 과 $0.55/I_{Lr,pk}$. 여기서는 24.53 와 30.03 m Ω 가 나오므로 전력 법칙이 이긴다. 몇 개로 나눌지는 소산이 정한다 — 최악 스위칭 주기에 4.54 W 이므로 5 병렬이고, 개당 120 m Ω 로 $R_{CS} = 24.0 \text{ m}\Omega$ 가 된다.

$R_{CS,max2}$ 의 분모는 반사 부하 전류가 아니라 합성 탱크 피크다. R_{CS} 는 브리지 리턴에 있으므로 자화 성분까지 흘린다. $I_{Lr,pk} = 18.32\text{ A}$ 대신 $I_{trafo,pk} = 16.37\text{ A}$ 를 넣으면 상한이 약 12 % 헐거워지고 과전류 보호도 같이 헐거워진다.

결과	값	대비
최대 입력 전력	700.0 W	$P_{in} = 684.8\text{ W}$
OCP1 트립	22.92 A	합성 피크 18.32 A, 여유 1.251
OCP2 트립	31.25 A	즉시 정지, 50 μs 후 f_{SU} 로 재기동
감지 저항 소산	합계 4.54 W, 개당 0.909 W	1 W 부품, 여유 1.100

표 21: 선정한 R_{CS} 가 정하는 것들.

7.17 버스트 모드 — 기동할 때 한 번 읽는 저항 하나

식 61

$$R_{BM} = 16.7 \frac{\text{k}\Omega}{\text{V}^2} R_{CS} P_{in, BM}, \quad V_{BM, eq} = \frac{R_{BM}}{100 \text{ k}\Omega} + 0.5 \text{ V}$$

입력 전력 75 W — 정격의 약 11 % — 에서 버스트에 들어가게 하면 30.06 k Ω 가 나오므로 $R_{BM} = 30\text{ k}\Omega$ 이고 FB 핀에서의 등가 임계는 0.800 V다. 유효 범위는 15 ~ 140 k Ω 이고, 핀을 접지에 묶으면 버스트 모드가 아예 꺼진다. 덩 버스트는 어느 쪽이든 살아 있다.

이 임계와 FB 리플은 서로 대조해 봐야 한다. 안 그러면 컨버터가 라인 반주기마다 버스트를 들락거리며 떴다 — 6.33 절.

7.18 브라운아웃과 브리지 구성 — CFG 핀

저항 하나가 서로 아무 상관 없는 두 가지 일을 맡는다. 둘 다 기동할 때 한 번 읽힌다.

식 62

$$V_{BO, pk} = R_{CFG} \times 4 \frac{\text{V}}{\text{k}\Omega}, \quad V_{BO, rms} = \frac{V_{BO, pk}}{\sqrt{2}}$$

브라운아웃 임계는 상용전원의 피크와 비교되므로, rms로 적힌 사양과 비교하기 전에 환산해야 한다 — 놓치기 쉬운 $\sqrt{2}$ 다. 최저 입력 바로 아래에서 브라운아웃이 걸리게 하면 $R_{CFG, max} = 31.82\text{ k}\Omega$ 이고, **이것은 최대값이므로 내림해서 30 k Ω 가 되며** $V_{BO} = 84.85\text{ V}_{rms}$, 최저 입력 90 Vac 대비 여유 1.061 배다. 올림하면 저입력에서 컨버터가 기동하지 못한다.

Single-Stage PFC LLC 컨버터 설계

R_{CFG}	LOUT2	구성
15 k Ω	개방	morphing, 고정 브라운아웃 (60 V / 70 V peak)
15 ~ 47 k Ω	개방	morphing, 조정 브라운아웃 — 본 설계
47 ~ 100 k Ω	개방	고정 풀브리지
15 k Ω	GND	고정 하프브리지, 분할 C_r , 고정 브라운아웃
15 ~ 100 k Ω	GND	고정 하프브리지, 분할 C_r , 조정 브라운아웃

표 22: R_{CFG} 와 LOUT2 가 함께 고르는 구성. 235 / 245 V 임계는 IC 내부 고정이라 움직일 수 없다.

유니버설 입력 설계에서는 **창이 하나뿐이다**. 아래로는 데이터시트의 15 k Ω , 위로는 최저 입력에서 브라운아웃이 걸리는 31.8 k Ω 이므로 morphing 상한 47 k Ω 는 아예 구속하지 않는다. 그리고 LOUT2 에는 아무것도 달면 안 된다 — 핀스트랩이 300 μ A 를 흘려 2.5 V 를 만들어야 하므로 약 8 k Ω 이하의 풀다운은 고정 하프브리지 요청으로 읽힌다.

7.19 출력 감지와 과전압 — ZCD 분압기

보조 권선을 분압해서 ZCD 핀으로 보내고, 두 과전압 임계를 정하는 것은 분압비뿐이다 — 저항의 절대값은 바이어스 전류만 정한다.

식 63

$$R_{ZCD,L} = \frac{2.3 \text{ V}}{I_{bias}}, \quad R_{ZCD,H} = R_{ZCD,L} \left(\frac{n_{aux}}{n_{sec}} \frac{V_{OVP1,out}}{2.3 \text{ V}} - 1 \right)$$

식 64

$$V_{OVP1} = \frac{2.3 \text{ V}}{n_{aux}/n_{sec}} \left(\frac{R_{ZCD,H}}{R_{ZCD,L}} + 1 \right), \quad V_{OVP2} = \frac{2.5}{2.3} V_{OVP1}$$

OVP1 을 출력보다 10 % 위로 겨냥하면 목표가 27.50 V 다. $n_{aux}/n_{sec} = 1.5$ 에서 계산값 쌍은 19.17 / 321.8 k Ω 이고, 실제로 다는 것은 **19 k Ω 와 330 k Ω** 다. 위쪽을 일부러 계산값보다 큰 다음 E24 값으로 골라서, OVP1 이 리플 꼭대기에 걸치지 않고 그 위에 떨어지게 한다. 결과는 OVP1 28.16 V, OVP2 30.61 V 이고, 기동은 출력 16.53 V 에서 루프에 넘어간다.

여기서 틀리는 방법이 둘이고 둘 다 컨버터를 완전히 세운다. 두 저항을 바꿔 달면 분압비가 뒤집혀 OVP1 이 출력 1 V 도 안 되는 데서 걸리므로 컨버터가 아예 기동하지 못한다. 그리고 권선 극성은 1번 레그의 로우사이드가 켜졌을 때 ZCD 가 양(+)이 되도록 해야 한다 — 반대로 달면 첫 펄스부터 하드 스위칭한다.

데이터시트의 권선비 상한은 여기 적용되지 않는다. 그 상한은 OVP2 에서 정류된 보조 전압이 V_{CC} 정격 아래에 있으라는 뜻인데, 그 권선이 V_{CC} 를 댈 때만 뜻이 있는 질문이다. 이 설계는 V_{CC} 를 하우스키핑 레일에서 받고 권선은 감지만 하므로 그 전압은 자유롭다 — 공칭 37.5 V, OVP2 에서 45.9 V — 남은 제약은 턴수가 정수여야 한다는 것뿐이다. 자급 구성에서 이 검사를 그대로 가져오면 있지도 않은 불합격을 보고한다.

7.20 HVSU 와 V_{CC}

- HVSU 는 입력 브리지 앞단, 즉 AC 쪽에 각 선마다 1000 V 다이오드 하나로 연결한다. 브리지 뒤에 달면 X-cap 방전과 브라운아웃 감지가 둘 다 죽는다 — 어느 쪽도 상용전원이 사라지는 것을 볼 수 없기 때문이다.
- V_{CC} 커패시터는 $V_{CCon} = 17\text{ V}$ 에서 $V_{CCoff} = 8\text{ V}$ 까지, 공급이 넘겨받을 때까지 IC 를 유지해야 한다. 기동 유닛은 V_{CCon} 에 닿고 120 ms 뒤에 멈춘다 — 그때까지 공급이 넘겨받았든 아니든.
- V_{CC} 를 리니어 레귤레이터로 먹이는 경우, 기동 충전 전류가 레귤레이터로 역주입되지 않도록 출력과 핀 사이에 다이오드를 넣는다.
- 100 nF 바이패스를 핀 바로 옆에 둔다.

7.21 컨트롤러 핀 규칙

전부 데이터시트에서 따라 나오는 것들이고, 하나라도 어기면 바로 오동작한다.

핀	규칙
ISEN	필터도 직렬 저항도 금지. 최대전력 법칙과 과전류 임계가 이 핀을 공유한다.
CFG, BM	커패시터 금지. 둘 다 기동할 때 핀스트랩으로 읽힌다. CFG 저항이 범위를 벗어나면 IC 가 래치된다.
DRV_EN, RT	커패시터 금지. 둘 다 몇 ms 마다 짧게 샘플링되므로 커패시터가 고장으로 읽힌다.
LOUT2	morphing 을 쓰면 풀다운 금지. 수 k Ω 면 고정 하프브리지로 읽힌다.
HVSU	입력 브리지 앞단, AC 쪽에 연결. 브리지 뒤에 달면 X-cap 방전과 브라운아웃 감지가 둘 다 동작하지 않는다.
ZCD	보조 권선 극성은 1번 레그 로우사이드가 켜졌을 때 ZCD 가 양(+)이 되도록. 반대면 브리지가 하드 스위칭한다.
HOUTx, LOUTx	게이트 드라이버가 아니라 로직 출력이다. 외부 하프브리지 드라이버가 반드시 필요하다.

표 23: 어기면 안 되는 핀 규칙.

7.22 보호 기능과 각 임계를 정하는 것

아래 임계는 전부 이 문서가 이미 고른 저항 하나가 정하는 설계 상수다. 그래서 어떤 이유로 저항 값을 바꾸면 전혀 다른 이유로 잡아 둔 임계가 같이 움직인다. 임계가 다섯 개 절에 흩어져 있어서 여기 모아 둔다.

Single-Stage PFC LLC 컨버터 설계

보호	무엇이 정하나	이 설계
브라운아웃, 정류된 상용전원 기준	R_{CFG} , 기동할 때 임함	V_{BO} 84.8 V, 최저 입력 90 Vac 대비 1.061 배
사이클 단위 과전류, OCP1	R_{CS} — 최대전력 법칙과 같은 저항	22.92 A, 합성 피크 18.32 A 대비 여유 1.251
2단계 과전류, OCP2	R_{CS} , OCP1 과 고정 비	31.25 A
출력 과전압, OVP1	보조 권선의 ZCD 분압기	28.16 V, 리플 꼭대기 위이면서 OVP2 아래
2단계 과전압, OVP2	같은 분압기	30.61 V
capacitive 모드 보호	IC 내부, ZCD 에지를 게이트와 대조한다	마지막 방어선일 뿐이다 — 첫 방어선은 주파수 하한 f_{Min} 이다
경부하 버스트 모드	R_{BM} , 기동할 때 임함	30 k Ω , $2f_1$ FB 리플이 52 mV 이므로 6.33 절 참조
최악 코너에서의 ZVS 상실	보호가 아니라 설계 여유다	추정이 아니라 스윙으로 확인한다 — 6.5 절

표 24: 보호 기능과 각각을 정하는 부품.

이 중 둘이 저항 하나를 공유한다. R_{CS} 가 과전류 임계와 최대전력 법칙을 동시에 정한다. 컨트롤러가 둘을 같은 핀에서 읽기 때문이다. 전력 제한을 고치려고 이 저항을 바꾸면 OCP1 이 따라 움직이고, 반대도 마찬가지다. 그 핀에 필터를 넣으면 안 되는 이유도 그것이다.

7.23 시스템 설계 규칙

같은 내용을 설계에서 마주치는 순서대로 점검표로 만든 것이다. 각 줄은 앞에서 이미 근거를 댄 규칙이다. 이렇게 모아 두면 검토하는 사람이 근거를 다시 읽지 않고도 죽 훑어볼 수 있다.

- 탱크는 등가 범위의 진짜 양 끝에서 설계한다. Morphing 이면 173.2 와 332.3 Vac 이지 2×90 와 264 이 아니다. 상용전원 범위만 보면 최악 코너 둘을 다 놓친다.
- λ 는 0.5 근처를 예상한다. 2-stage LLC 의 5 ~ 10 배 인덕턴스 비로는 저입력에서 기동하지 못한다.
- 오실레이터 하한을 f_o 위에 둔다. anti-capacitive 보호는 마지막 방어선이지 첫 방어선이 아니다.
- 출력 बैंक는 두 조건 모두로 치수를 잡는다 — 리플과 홀드업 — 큰 쪽을 취하고, 그다음 실효 리플 전류를 따로 확인한다. 정전용량과 전류는 다른 질문이다.
- 전압 루프 교차는 수십 Hz 대에 둔다. 그리고 남은 FB 리플은 루프를 빠르게 해서가 아니라 R_{BM} 을 옮겨서 처리한다.
- morphing 양쪽 경계를 모두 실측한다, 전부하와 경부하 둘 다. 하프브리지 쪽이 게인과 ZVS 의 최악, 풀브리지 쪽이 스위칭 주파수의 최악이다.
- 권선비는 반사 전압 $n V_{o,eff}$ 로 계산한다, 맨 비로 하지 않는다. 그것이 n 과 n_T 가 뒤바뀌지 않게 하는 방법이다.
- 과전류 여유는 합성 탱크 피크로 판정한다, 반사 부하 전류로 하지 않는다.
- 출력 커패시터 리플 전류에 $2f_1$ 성분을 포함하고, 센터탭은 권선당이 아니라 출력 노드에서 판정한다.
- 2차 실효값에 도통비 $\sqrt{d}$ 를 반영한다. 빼먹으면 여기서는 실효값을 약 12 %, 제곱으로 가는 손실을 약 26 % 과대평가한다.
- L_T 을 어떻게 만들지 먼저 정하고 나서 트랜스포머 사양을 쓴다. 도면에는 턴수와 함께 개방·단락 인덕턴스를 적는다.

- 커패시터 ESR 은 스위칭 주파수 값을 쓴다, $120 \text{ Hz} \tan \delta$ 가 아니다.
- L_m 을 절대 올림하지 않는다. λ 가 내려가고 ZVS 여유가 함께 간다.
- ZVS 는 선정한 탱크를 스위칭해서 검증한다, 닫힌형으로 하지 않는다 — 굳이 닫힌형을 쓴다면 λ_{act} 와 그 순간의 Q 를 넣고, 그 오차에 정해진 부호가 없다는 것을 알고 쓴다.
- 계산값과 선정값을 따로 기록하고, 뒤따르는 모든 검사가 선정값을 읽게 한다. 계산값을 조용히 읽는 시트는 만들지 않은 설계의 여유를 보고한다.

7.24 하드웨어에서 가장 먼저 짤 것

순서대로다. 앞의 넷은 설계가 애초에 성립하는지를 가르고, 나머지는 계산으로만 있고 아직 한 번도 본 적 없는 여유를 확인하는 항목이다.

- 라인 반주기에 걸친 $f_{sw}(\theta)$. 이것이 T_{idle} 을 확정하고, 따라서 오실레이터 두 클램프를 확정한다 — 설계에서 가장 얇은 여유다. 컨트롤러 주변 회로의 나머지가 전부 여기 걸려 있다.
- 전체 출력 탱크를 단 상태의 콜드 스타트. 75.2 mF 탱크는 일반적인 설계가 주는 것보다 훨씬 무거운 기동 부하이고 기동 창은 유한하다. 이 리스크는 아키텍처가 만든 것이라 참고할 전례가 없다.
- 하프브리지 morphing 경계(245 V_{pk} , 전부하)에서의 ZVS, 게이트와 중점 파형으로. 계산은 460 ns 대 220 ns 다. 하드 스위칭이 아닌지, 그리고 적응 데드타임이 실제로 가정한 자리로 수렴하는지 확인한다. **그다음 스위치의 최악점도 같이 쟀다** — 332.3 Vac 등가 코너의 25 % 부하, 401 ns — 설계가 지켜야 하는 값이 설계 코너가 아니라 그쪽이기 때문이다.
- 풀브리지 morphing 경계(235 V_{pk} , 전부하)에서의 스위칭 주파수. 계산 249.0 kHz. VCO 천장에 부딪혀 전력 제한에 걸리지 않는지 본다.
- 90 Vac 전부하의 입력 전류와 THD — 영교차 사각지대를 숫자로 만든다.
- 출력 리플 대 부하가 실제로 견디는 값. 탱크는 사양에서 치수를 잡았고, 그 사양이 시험받는 자리가 여기다.
- 출력 탱크의 리플 전류와 온도 상승 — 계산 30.24 A rms, 개당 0.19 A.
- 1차·2차 소자 온도. 감수하기로 한 손실 예산 미달이 판정되는 자리다. **하프브리지 morphing 상태**, 즉 245 V_{pk} 위에서 짤 것 — 풀브리지에서는 그 자리가 스위칭이라 훨씬 적게 난다.
- 경부하에서 FB 리플 대 버스트 임계.
- 최악 라인 위상에서의 AC 드롭아웃 — 리플 골에서 상용전원을 끊고 12 ms 뒤에도 출력이 19 V 위인지 확인한다.
- morphing 밴드를 가로지르는 스텝, 양방향으로, 프로그래머블 소스에서. 램프는 루프에 따라갈 시간을 줘서 전환을 가려 버린다.

8 기호표

이 문서에서 쓰는 기호. 컨트롤러 자체의 전기 파라미터는 그 데이터시트에 있다.

기호	뜻
A_e, A_{min}	코어 유효 단면적, 그리고 그 가장 좁은 단면
A_L	갭 코어의 인덕턴스 계수 (턴수 제곱당 인덕턴스)
A_N	보빈의 권선창 면적

Single-Stage PFC LLC 컨버터 설계

기호	뜻
B_{pk}, B_{max}	피크 자속 밀도, 그리고 설계가 상대하는 전장
C_r, L_r, L_m	탱크 모델의 공진 커패시터, 직렬 인덕턴스, 자화 인덕턴스
C_{out}, C_{in}	출력 커패시터 뱅크, 입력 필름 커패시터
$C_{o(tr)}$	MOSFET의 시간 관련 출력 용량 (전하 등가)
C_T, R_T	오실레이터 타이밍 커패시터와 저항
C_{Fo}, C_F, R_F, C_{fx}	보상기 부품: TL431 회로망의 커패시터 둘과 저항, 그리고 FB 핀 커패시터
CTR_s, CTR_m	정상 LED 전류와 최대 LED 전류에서의 옴토커플러 전류 전달비
D_3	입력 전류의 3차 고조파, 기본파에 대한 비율
EA_o	보상기의 게인 상수, rad/s
d	2차의 도통비 f_{sw}/f_r , above에서는 1
f_l	라인 주파수; $f_{l,min}$ 은 그 최저값
f_r, f_o	직렬 공진, 그리고 L_m 을 포함한 하측 공진
f_{sw}, f_n	스위칭 주파수, 그리고 f_r 로 정규화한 값
$f_{sw,max}$	규정 최대 스위칭 주파수, λ 의 입력
f_{Min}, f_{Max}	R_T, C_T, T_{idle} 이 정하는 오실레이터 하한과 천장
f_{cross}, Φ_M, GM	루프 교차 주파수, 위상 여유, gain margin
$f_z, f_p, f_{px}, f_{180}$	보상기 영점, 극점, 고주파 극점; $\arg T = -180^\circ$ 인 주파수
G_o	플랜트 적분기의 게인, rad/s
Γ_v, α_v	K-factor 법의 입력 전압 여유 계수와 가중 상수
$I_{Lr,pk}$	합성 탱크 전류 피크: 반사 부하 + 자화
$I_{trafo,pk}$	반사 부하 전류만의 피크
i_{Lm}, i_μ	탱크 모델의 자화 전류, 그리고 물리 트랜스포머의 자화 전류
$I_{sec,pk}$	정류 레그당 2차 피크 전류
I_{eq}, I_{sat}	동작 자속을 재현하는 개방 시험 전류: DC 중첩 시험 전류
I_{OCP1}, I_{OCP2}	R_{CS} 가 정하는 과전류 임계
J	동선을 치수 잡는 전류 밀도
k	판정 여유, 설계가 가진 것 나누기 필요한 것
k_T	25°C 에서 $T_{j,max}$ 까지의 $R_{DS(on)}$ 배수
K_v	Type II 보상기의 K 계수
L_{open}, L_{short}	2차를 열고, 그리고 단락하고 갠 1차 인덕턴스
L_μ, L_{L1}, L_{L2}	물리 자화 인덕턴스와 두 누설 인덕턴스
λ, m	L_r/L_m , 그리고 $(L_r+L_m)/L_r = 1 + 1/\lambda$

Single-Stage PFC LLC 컨버터 설계

기호	뜻
λ_{act}	선정한 부품의 λ
M	탱크 게인, 구동 전압에 대한 $n V_{o,eff}$
M_{∞}	무부하 게인 점근선 $1/(1+\lambda)$
n, n_T	등가모델 권선비, 그리고 물리(감은) 권선비
N_p, N_s, N_x	1차 턴수, 권선당 2차 턴수, 조립체의 유닛 수
N_{rect}	2차 도통 경로의 소자 수: 센터탭 1, 풀브리지 2
$P_{in}, P_{in,LLC}, P_{out}$	입력 전력, 탱크로 들어가는 전력, 출력 전력
Q, Q_{pk}, Q_{ZVS}	품질계수 Z_0/R_{ac} ; 라인 피크에서의 값; ZVS 조건이 거는 상한
R_{ac}	정류기와 부하를 기본파에서 저항 하나로 본 것
R_{BM}, R_{CFG}, R_{CS}	버스트 모드, 구성, 전류 감지 저항
R_I, R_O	보상기의 출력 분압기
R_B, R_P, R_{FB}	옴포커플러 LED 저항, TL431 바이어스 저항, FB 핀 내부의 풀업
$R_{ZCD,H}, R_{ZCD,L}$	ZCD 분압기
t_D, T_{ZC}	브리지 데드타임, 그리고 천이 뒤 탱크 전류가 0에 닿기까지의 시간
$T_{hold}, V_{o,min}$	홀드업 시간, 그리고 그 끝에서 허용되는 최저 출력
T_{idle}	오실레이터 유휴 시간
θ	라인 위상각
$V_{ac,eq}$	morphing 뒤 탱크가 보는 등가 입력 전압
$V_{o,eff}$	$V_{out} + N_{rect} V_f$
V_{refl}	반사 출력 전압 $n V_{o,eff}$
V_{OVP1}, V_{OVP2}	두 과전압 임계
V_{BO}	브라운아웃 임계
$\Delta v, \Delta v_{pp}$	허용 $2f_l$ 출력 리플과 실현 리플
Z_0	특성 임피던스 $\sqrt{L_r/C_r}$
δ	f_r 에서 구리의 표피 깊이
V_{FB}	정격 전력에서 0.5 V 오프셋 위의 FB 전압
V_R, V_Z, V_{Fo}	TL431 기준, LED를 먹이는 조절 레일, LED 순방향 강하
$\Delta V_{loop}, \Delta V_{FB}$	루프가 보는 $2f_l$ 출력 리플, 그리고 그것이 FB 핀에 남기는 리플
η_{HB}	LLC 단의 가정 효율

표 25: 기호.

9 참고문헌

Single-Stage PFC LLC 컨버터 설계

- STMicroelectronics, L6790A LLC-PFC controller, preliminary datasheet, 2026년 4월 30일. **DRAFT**.
- STMicroelectronics, EVL6790_670W 평가보드 회로도.
- Infineon Technologies, LLC Converter Design Note, AN 2013-03, V1.0, 2013년 3월.
- Infineon Technologies, Resonant LLC converter: operation and design, AN 2012-09, V1.0, 2012년 9월.
- ON Semiconductor / Fairchild, Half-bridge LLC resonant converter design using FSFR-series Fairchild power switch, AN-4151.
- Monolithic Power Systems, Understanding LLC operation, part 2.
- Toshiba Electronic Devices & Storage, Power factor correction (PFC) circuits, application note.
- ROHM Semiconductor, TechWeb, LLC operating regions (그림 12 의 영역 구분).
- W. Wenbo et al., A single-stage 1.65 kW ac-dc LLC converter, IEEE ECCE.
- onsemi, The TL431 in the control of switching power supplies, TND381-D (TL431 과 옵토커플러로 하는 보상기 설계).

10 정오표와 미확정 항목

이 장에 모은 것은 해결한 것이 아니라 피해 간 것들이다. 설계를 따라가는 데는 필요하지 않아서 맨 뒤로 뺐고, 양산 확정 전에 가장 먼저 다시 읽어야 해서 한자리에 모았다. 대부분은 정식 데이터시트가 나오거나 시제품이 돌아야 닫히는 질문이다.

10.1 데이터시트 — DRAFT 는 앞뒤가 맞지 않는다

항목	DRAFT 가 말하는 것	여기서 쓴 값과 이유
오실레이터 유휴 시간 T_{idle}	§5.3.2 는 700 ns 라 하고, 표 5 는 주파수 식으로 역산하면 약 250 ns 가 나온다	250 ns . 250 ns 이면 두 클램프가 동작 범위를 물고, 700 ns 이면 안 된다. 그러니 이견 반올림이 아니라 측정이다
브라운아웃 식	$V_{BO} = \min(60\text{ V}, R_{CFG} \cdot 4\text{ V/k}\Omega)$ — 문자 그대로 읽으면 어떤 저항에서도 60 V 라 구성 표와 모순된다	$R_{CFG} \cdot 4\text{ V/k}\Omega$ 로 읽고 15 k Ω 를 하한으로 본다. 표와 앞뒤가 맞는 유일한 읽기다
브라운아웃 단위	임계는 피크 전압인데 보드 주석과 설계 톨은 rms 로 적는다	비교하는 자리마다 명시적으로 환산한다 ($\sqrt{2} = 1.414$)
열저항	TBD	데이터시트만으로는 정선 온도를 예측할 수 없다. 손실 예산은 대신 실측 온도 상승과 대조한다
ZCD 절대최대정격	하한이 TBD	분압기는 OVP 임계만으로 치수를 잡는다
§5.3.1 의 드라이버 이름	한 문장에서 LOUT1 과 LOUT2 가 블록도·구성 표와 서로 바뀌어 있다	블록도와 표를 맞다고 본다 — 핀스트랩되고 하프브리지에서 High 로 붙들리는 것은 LOUT2 다

표 26: DRAFT 데이터시트가 스스로 모순되거나 값을 비워 둔 지점. 전부 정식 문서로 다시 확인해야 한다.

10.2 설계 시트를 짤 때 빠지기 쉬운 함정

Single-Stage PFC LLC 컨버터 설계

이건 데이터시트 문제가 아니다. 설계 시트를 짜는 가장 자연스러운 방법이, 아무것도 표시해 주지 않는 방식으로 틀린 답을 내놓는 자리들이다. 그래서 특정 톨의 오류가 아니라 함정으로 적는다.

어디서	함정	놓치면 생기는 일
등가 입력 범위	최대값을 풀브리지 morphing 경계가 아니라 AC 최대에서 잡는 것	주파수 코너가 아예 평가되지 않는다. 여기서는 264 와 등가 332.3 Vac 의 차이이고, 그것이 λ 도 경한다
최소 게인 조건에서의 λ	한 단계 앞에서 같은 코너를 또 틀리는 것	요구 λ 가 훨씬 작게 나오고 — 한 사례에서는 백 배 넘게 $-L_m$ 이 따라 틀린다
라인 사이클 실효 전류	위상 한 점, 보통 $\theta = \pi/4$ 를 평가하고 그것을 라인 사이클 값이라 부르는 것	출력 बैंक 리플 전류와 정류기 손실이 둘 다 과소평가된다. 반주기 심프슨 적분은 비용이 없고 충분히 정확하다
above 의 2차 실효값	전류가 잘려 있는데 온전한 반사인파를 제공하는 것	높은 코너에서 최대 8 %. below 에서는 인수가 정확히 1 이라 오래 눈에 안 띈다
1차 소자 정격	반사 부하 전류 $I_{trafo,pk}$ 로 정격을 잡는 것	약 12 % 부족하다 — 스위치가 흘리는 것은 합성 탱크 전류다
손실과 열저항	25 °C $R_{DS(on)}$ 으로 손실을 내고 125 °C 를 유지하는 방열기를 요구하는 것	요구 열저항이 대략 두 배 후하게 나온다
ZVS 검사	달전형 약식을, 설계 Q 와 설계 λ 로	오차 부호가 정해져 있지 않다. 이 탱크에서는 36 % 보수적이고 다른 탱크에서는 약 23 % 낙관적이다. 낙관적인 쪽이 위험하다
선정값 대 계산값	보드에는 선정값이 올라가 있는데 검사는 계산값을 읽는 것	뒤따르는 모든 여유가 만들지 않은 설계에 대해 보고된다

표 27: 그럴듯한 틀린 숫자를 만드는 함정.

10.3 유도 없이 쓰는 상수

- λ 조건의 데드타임 형태에 있는 $\pi^2/8$. 사각파의 기본파 성분에 대한 보정처럼 행동하지만 어느 출처도 이것을 밝히지 않는다. 참고용이고, 구속하는 검사는 ZVS 스위치이다.
- 달전형 ZVS 약식의 **지수 5**. 적합으로 얻은 수이고, 그 약식이 경계 근처에서 예측 불가능하게 틀리는 주된 이유다.
- 보상기 설계의 입력 전압 여유 계수에 있는 **0.744**. 교차 목표를 스케일하는 값이고 뒤따르는 어느 값도 이것에 % 단위로 민감하지 않다.
- 16.8 $\Omega \cdot W$** 최대전력 상수는 데이터시트의 FB 범위와 곱셈기 게인에서 앞뒤가 맞는다 — $2.8 \text{ V} / 0.167 = 16.8$ — 그러니 가정이 아니라 유도된 값이다. 여기 적는 이유는 그 게인들 자체가 DRAFT 값이기 때문이다.

10.4 이 설계에서 아직 닫히지 않은 것

Single-Stage PFC LLC 컨버터 설계

항목	상태	무엇이 달나
T_{idle}	후보값 둘, 250 과 700 ns	첫 보드에서 $f_{sw}(\theta)$ 실측
1차 도통 손실	예산 대비 0.311 — 미달, 감수함	그 자리에서 3 W 예산을 맞추는 600 V 소자가 없다. 방열기가 필요한지는 계산이 아니라 열 실측이다
2차 손실 예산	1.063 — 사실상 다 썼다	레그당 소자를 하나 더 병렬하면 회복된다. 결정은 실측 온도를 보고 한다
트랜스포머 인덕턴스 공차	탱크가 견디는 개방 인덕턴스 하락은 4.1 % 인데 보통 사양은 $\pm 10\%$ 를 요구한다	벤더와 아래쪽 공차를 조이거나, R_T 를 낮춰 f_{Min} 을 먼저 올리거나. 트랜스포머 발주 전에.
출력 뱅크 부피와 높이	75.2 mF, 160 개	전기 문제가 아니라 기구 문제이고, 아키텍처를 출력 전압까지 되돌릴 수 있다
대기 전력	버스트 진입을 75 W 로 가정	실측한 뒤 R_{BM} 을 FB 리플과 맞바꾼다
효율 가정	$\eta_{HB} = 98\%$ 가정	낙관적이다. 95 % 로 바뀌도 R_{CS} 와 R_{ac} 가 약 3 % 움직일 뿐이라 뒤따르는 값은 민감하지 않다 — 그래도 실측으로 바뀌어야 한다

표 28: 무엇이 미확정이고, 무엇이 그것을 달는가.

여기 대조 검사는 전부 정확성 검사가 아니라 일관성 검사다. 이 숫자들은 서로 독립인 세 구현에서 일치하는데, 그것은 셋이 같은 식을 구현했다는 뜻이지 그 식이 하드웨어를 기술한다는 뜻이 아니다. 7.24 절의 실측 목록이 그 때문에 있다.